-
公开(公告)号：CN2591772Y
公开(公告)日：2003-12-10
申请号：CN02292603.8
申请日：2002-12-26
Applicant: 威盛电子股份有限公司
IPC: H01L23/00
CPC classification number: H01L2224/16225 , H01L2224/32225 , H01L2224/48227 , H01L2224/73204 , H01L2224/73265 , H01L2924/15311 , H01L2924/16251 , H01L2924/00
Abstract: 一种芯片封装结构及其制造方法，此芯片封装制造方法是利用高精度细线路制造方法，如TFT－LCD或IC制造方法，用以增加布线密度及减短电气连结长度，而达到高电气效能之表现。首先，在大面积及高平坦度的底板上，形成一具有高密度焊垫及微细线路之多层内联机结构，接着再以覆晶接合或引线接合的方式，将芯片配置于多层内联机结构之顶面，并配置一基板或散热片于多层内联机结构之顶面来作为固定层并提供机械强度，在移除上述之底板以后，最后将接点配置于多层内联机结构之底面。
-
公开(公告)号：CN2582177Y
公开(公告)日：2003-10-22
申请号：CN02252388.X
申请日：2002-10-22
Applicant: 威盛电子股份有限公司
CPC classification number: H01L2224/10 , H01L2224/73204 , H01L2924/15311
Abstract: 本实用新型涉及一种覆晶封装结构，此覆晶封装结构利用激光开孔或是电浆蚀刻的垂直方向开孔加工制程，可以形成高分辨率精确对准的开口以暴露出基板的焊垫以及晶圆上的焊垫下金属层，可形成细间距高密集度的焊接凸块，此外，在基板上使用高可靠度屏蔽层与非感光性介电层以及在晶圆上使用非感光性介电层，不但可保护基板上的电路，亦可取代传统基板与晶圆进行覆晶封装结合时所用的传统构装灌胶混合物或覆晶填充(Underfill)物，因而避免传统覆晶封装制程因使用覆晶填充而引入空孔(Void)造成结构可靠度降低的问题。
-
公开(公告)号：CN2579044Y
公开(公告)日：2003-10-08
申请号：CN02284666.2
申请日：2002-11-15
Applicant: 威盛电子股份有限公司
Abstract: 本实用新型公开了一种电讯连接接触装置包括有一插座以及多数导电夹持件。插座上设有多数插孔供一集成电路元件的多数插针所插入，导电夹持件置于插孔内，其为通过弯折一金属片所制成的一体成型的单一元件，该导电夹持件包括有：沿着插孔的延伸方向所延伸设置的一延伸部、一夹持部位于延伸部的顶端、以及一电讯接触部位于延伸部的底端。该电讯接触部是呈具有一容置空间的中空结构，可借助该电讯接触部的中空结构运用，可增加电讯接触部于接触时的电性连接，以提高电气特性与产品的生产合格率及共平面性。
-
公开(公告)号：CN2570980Y
公开(公告)日：2003-09-03
申请号：CN02254424.0
申请日：2002-09-23
Applicant: 威盛电子股份有限公司
CPC classification number: H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2924/15311 , H01L2924/181 , H01L2924/00012 , H01L2924/00
Abstract: 本实用新型涉及一种高密度覆晶构装集成电路的结构，本实用新型首先在基板表面上同时形成电路迹线(trace)结构及多个凸块垫，其中电路迹线结构及凸块垫的高度相同，在芯片焊接凸块黏结至凸块垫的前，焊接凸块先进行沾附一助焊剂(Flux)的程序，再进行覆晶芯片与基板的连结，可避免回焊时电路迹线被过度焊接沾附(over－wetting)而发生缺陷，最后以灌胶模覆晶填充物(Molding Underfill)覆盖整个基板及芯片并直接保护电路迹线。此一覆晶封装结构可增加基板上电路布局密度与简化制程、增加产品良率及提高集成电路构装的可靠度。
-
公开(公告)号：CN2704920Y
公开(公告)日：2005-06-15
申请号：CN200420065714.2
申请日：2004-06-14
Applicant: 威盛电子股份有限公司
IPC: H01L23/12
CPC classification number: H01L2224/16225 , H01L2224/48091 , H01L2224/48464 , H01L2924/00014
Abstract: 一种细间距封装基板，包括一线路基板、多个连接垫、一绝缘层图案与一导电镀层。其中，多个连接垫位于线路基板的上表面，用以分别电连接至芯片表面的金属垫。绝缘层图案填于相邻连接垫之间，以完全覆盖线路基板的裸露表面，并使连接垫的部分侧表面裸露于外。导电镀层覆盖连接垫的裸露表面，并由连接垫的侧边向四周扩张。
-
Patent Agency Ranking
公开(公告)号：CN2662596Y
公开(公告)日：2004-12-08
申请号：CN03264922.3
申请日：2003-06-13
Applicant: 威盛电子股份有限公司
Abstract: 本实用新型公开了一种电路板，其核心层为基础层，该核心层为一核心导电层，或为一核心介电层搭配双导电层，并依照核心层的组成上的差异，而制作出三或四层已构图的导电层的电路板。此外，还可利用此两种电路板作为电路板单元，来制作出超过四层已构图的导电层的电路板。由于此电路板制作工艺利用传统价廉的迭合的制作工艺及设备来取代昂贵的增层法的电路板制作工艺，故可有效地简化电路板的制作步骤、降低电路板的制作成本及缩短电路板的制作工艺周期。
-
公开(公告)号：CN2662455Y
公开(公告)日：2004-12-08
申请号：CN03208180.4
申请日：2003-08-25
Applicant: 威盛电子股份有限公司
CPC classification number: H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2924/15311 , H01L2924/00
Abstract: 本实用新型公开一种电气封装体，以提供高密度焊接垫及微细线路的多层内连线结构，并可有效降低电气封装体的制作成本及显著提高电气封装体的电性能。电气封装体至少包括：一多层内连线结构，具有一顶面及对应的一底面，且多层内连线结构还具有一内部线路，而内部线路还具有多个焊接垫，其位于多层内连线结构的底面；至少一电子元件，配置于多层内连线结构的顶面，并电连接于多层内连线结构的内部线路；以及一支撑基板，其材料为导电材料，且支撑基板配置于多层内连线结构的底面，而支撑基板还具有多个第一开口，其分别暴露出其所对应的该些焊接垫之一。
-
公开(公告)号：CN2641988Y
公开(公告)日：2004-09-15
申请号：CN03208159.6
申请日：2003-08-27
Applicant: 威盛电子股份有限公司
Abstract: 一种多层线路板结构，至少包括多个绝缘层及多个图案化金属层，而该各绝缘层分别设于该各图案化金属层之间，其中一镀通盲孔(Plated Blind Via)位于其中一绝缘层中，该镀通盲孔的一端连接一盲孔着陆垫(Blind Via Land)，而另一端的周围不具有传统的盲孔接垫(Blind Via Pad)而是直接与一线路相连。因此，可节省传统围绕于盲孔的接垫的空间，而有效增加线路板绕线的密度。
-
公开(公告)号：CN2641823Y
公开(公告)日：2004-09-15
申请号：CN03208183.9
申请日：2003-08-22
Applicant: 威盛电子股份有限公司
IPC: H01L21/68
Abstract: 一种凸块转移夹具，适于配置多个焊料凸块，此凸块转移夹具包括一转移板，此转移板具有多个定位结构，其配置于转移板的表面，如此这些凸块材料可放置于定位结构中。其中，定位结构为一凹穴结构或一凸起结构，而凸块材料可容纳于凹穴结构中或沾附于凸起结构上，用以减少凸块转移制作工艺的时间与成本。
-
公开(公告)号：CN2636411Y
公开(公告)日：2004-08-25
申请号：CN03205317.7
申请日：2003-08-01
Applicant: 威盛电子股份有限公司
CPC classification number: H01L2224/16 , H01L2224/16145 , H01L2224/16225 , H01L2224/73204 , H01L2924/14 , H01L2924/15311 , H01L2924/00 , H01L2924/00012
Abstract: 本实用新型公开一种多芯片封装结构，至少包括一第一芯片、一第二芯片、多个凸块及多个接点。第一芯片具有一有源表面，第二芯片配置在第一芯片的有源表面上，而第二芯片垂直于第一芯片的有源表面的高度为h1。凸块位于第一芯片的有源表面与第二芯片之间，而凸块垂直于第一芯片的有源表面的高度为h2。接点凸出于第一芯片的有源表面，而接点垂直于第一芯片的有源表面的高度为h3，其中h3≥h1+h2。
-
-
-
-
-
-
-
-
-
Search Results
112
records
(took 0.024 seconds)
