公开(公告)号：CN115527946A

公开(公告)日：2022-12-27

申请号：CN202210886647.3

申请日：2022-07-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张翔笔 ,  程仲良 ,  张毅敏 ,  黄耀升 ,  赵皇麟

IPC: H01L21/8238 ,  H01L27/092

Abstract: 此处公开一种具有不同栅极结构设置的半导体装置与其制作方法。方法包括形成鳍状结构于基板上；形成栅极开口于鳍状结构上；形成金属氧化物层于栅极开口中；形成第一介电层于金属氧化物层上，形成第二介电层于第一介电层上；形成功函数金属层于第二介电层上；以及形成栅极金属填充层于功函数金属层上。形成第一介电层的步骤包括沉积氧化物材料，其氧面积密度小于金属氧化物层的氧面积密度。

公开(公告)号：CN115497935A

公开(公告)日：2022-12-20

申请号：CN202210037425.4

申请日：2022-01-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 程仲良

IPC: H01L27/06 ,  H01L29/78 ,  H01L29/786 ,  H01L49/02

Abstract: 半导体组件包括基底、覆盖在基底上的全环绕式栅极(GAA)组件和覆盖在GAA组件上方的薄膜晶体管(TFT)，以及覆盖在TFT上方的无源组件。基底、GAA组件、TFT和无源组件随后彼此相互堆叠，并且至少彼此部分地重叠。过孔包括第一端、第二端和位于过孔的第一端与第二端之间的中间部分。过孔的第一端连接至无源组件，过孔的第二端连接至GAA组件的其中一层。过孔的中间部分与TFT和无源组件侧向地隔开。

公开(公告)号：CN114975439A

公开(公告)日：2022-08-30

申请号：CN202110757158.3

申请日：2021-07-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 程仲良 ,  陈盈薰

IPC: H01L27/092 ,  H01L21/8238

Abstract: 一种集成电路、互补式金属氧化物半导体装置及其制造方法，互补式金属氧化物半导体(CMOS)装置及其制造方法包括形成在第一衬底上的第一类型的晶体管及形成在第二衬底上的第二类型的晶体管。当第一衬底接合至第二衬底时，形成CMOS装置。

公开(公告)号：CN114725113A

公开(公告)日：2022-07-08

申请号：CN202210080636.6

申请日：2022-01-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 程仲良

IPC: H01L27/11507 ,  H01L27/11514 ,  H01L29/78

Abstract: 一种制作半导体器件的方法包括在衬底上形成第一半导体层堆叠。第一半导体层堆叠包括第一半导体条带与第二半导体条带的交替堆叠。第一半导体条带及第二半导体条带分别包括第一半导体材料及第二半导体材料。所述方法还包括移除第一半导体条带，以在第一半导体层堆叠中的第二半导体条带之间形成空隙。所述方法还包括在所述空隙中沉积介电结构层及第一导电填充材料以环绕第二半导体条带。此外，所述方法包括：移除第二半导体条带以形成第二组空隙；以及在所述第二组空隙中沉积第三半导体材料。

公开(公告)号：CN114724973A

公开(公告)日：2022-07-08

申请号：CN202110541701.6

申请日：2021-05-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡宇庭 ,  程仲良 ,  郑文正 ,  刘哲宏 ,  沈宇成 ,  倪其聪

IPC: H01L21/67 ,  H01L21/768 ,  H01L23/528 ,  H01L23/532 ,  C23C14/35 ,  C23C14/14 ,  C23C14/56

Abstract: 本发明提供一种用于制造半导体器件的装置，所述装置可包含腔室、位于腔室中的夹盘以及与夹盘物理连接的偏置电源。装置可包含位于夹盘和偏置电源上方的靶材组件和位于靶材组件上方的磁控管总成。磁控管总成可包含多个外部磁控管和多个内部磁控管，且多个外部磁控管中的每一邻近磁控管之间的间距可与多个内部磁控管中的每一邻近磁控管之间的间距不同。

公开(公告)号：CN114709190A

公开(公告)日：2022-07-05

申请号：CN202210047968.4

申请日：2022-01-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 程仲良

IPC: H01L23/538 ,  H01L27/088

Abstract: 一种集成电路包括与第二芯片接合的第一芯片。第一芯片包括衬底上的全环绕栅极晶体管。第一芯片包括从衬底延伸到全环绕栅极晶体管的背面导通孔。第二芯片包括通过背面导通孔电连接到晶体管的电子线路。

公开(公告)号：CN113745403A

公开(公告)日：2021-12-03

申请号：CN202110926705.6

申请日：2021-08-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 程仲良

IPC: H01L45/00 ,  H01L27/24

Abstract: 电阻式随机存取存储器单元包括全环绕栅极晶体管和电阻器件。该电阻器件包括第一电极，该第一电极包括多个导电纳米片。该电阻器件包括围绕导电纳米片的高K电阻式元件。该电阻器件包括通过电阻式元件与导电纳米片分离的第二电极。本发明的实施例还涉及集成电路以及制造方法。

公开(公告)号：CN113675192A

公开(公告)日：2021-11-19

申请号：CN202110863853.8

申请日：2021-07-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 程仲良

IPC: H01L27/088 ,  H01L27/092 ,  H01L21/8234 ,  H01L21/8238

Abstract: 公开了一种半导体器件及其制造方法。该半导体器件包括衬底、设置在衬底上的鳍结构、设置在鳍结构上的源/漏(S/D)区以及设置在邻近S/D区的鳍结构上的栅极结构。栅极结构包括设置在鳍结构上的栅极堆叠件和设置在栅极堆叠件上的栅极盖帽结构。栅极盖帽结构包括设置在栅极堆叠件上的导电栅极盖帽和设置在导电栅极盖帽上的绝缘栅极盖帽。半导体器件还包括设置在栅极堆叠件上方的第一接触结构。第一接触结构的部分设置在栅极盖帽结构内并且通过导电栅极盖帽的部分与栅极堆叠件分离。

公开(公告)号：CN113540090A

公开(公告)日：2021-10-22

申请号：CN202110767440.X

申请日：2021-07-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 程仲良

IPC: H01L27/108 ,  H01L21/8242

Abstract: 器件包括衬底。第一纳米结构位于衬底上方，并且包括具有第一电阻的半导体。第二纳米结构位于衬底上方、从第一纳米结构横向偏移、位于衬底之上的与第一纳米结构大致相同的高度处，并且包括具有比第一电阻低的第二电阻的导体。第一栅极结构位于第一纳米结构上方并且包裹第一纳米结构，并且第二栅极结构位于第二纳米结构上方并且包裹第二纳米结构。本申请的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN113517284A

公开(公告)日：2021-10-19

申请号：CN202110664231.2

申请日：2021-06-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 程仲良

IPC: H01L27/092 ,  H01L21/8238

Abstract: 器件包括：衬底；半导体沟道，位于衬底上方；以及栅极结构，位于半导体沟道上方并且横向围绕半导体沟道。栅极结构包括：第一介电层，位于半导体沟道上方；第一功函金属层，位于第一介电层上方；第一保护层，位于第一功函金属层上方；第二保护层，位于第一保护层上方；以及金属填充层，位于第二保护层上方。本申请的一些实施例还涉及半导体器件及其形成方法。