公开(公告)号：CN101419835B

公开(公告)日：2013-01-23

申请号：CN200810179901.6

申请日：2008-06-12

Applicant: 三星电子株式会社

Inventor： 金杜坤 ,  朴起台 ,  李永宅

IPC: G11C16/02 ,  G11C16/08 ,  G11C16/10 ,  G11C16/26 ,  G11C16/14

CPC classification number: G11C16/3418

Abstract: 提供一种包含多个垂直堆叠层的闪速存储器设备。这些层的每层包括多个存储器单元。行解码器电耦合到所述多个层并被配置成向所述多个层提供字线电压。在所述多个层的至少两层中提供的存储器单元属于相同存储器块并且与所述多个层的至少两层的存储器单元相关联的字线电耦合。

公开(公告)号：CN101320595B

公开(公告)日：2013-01-23

申请号：CN200810128797.8

申请日：2008-02-27

Applicant: 三星电子株式会社

Inventor： 朴起台 ,  金奇南 ,  李永宅

IPC: G11C16/06 ,  G11C16/12 ,  G11C16/02 ,  G11C16/08

Abstract: 所提供的是一种非易失性存储器器件及其驱动方法。在驱动非易失性存储器器件的方法中，确定要被驱动的存储器单元的结构形状和位置，然后利用确定结果根据存储器单元的分配而利用优化了的操作条件来驱动所述存储器单元。

公开(公告)号：CN1988178B

公开(公告)日：2010-05-26

申请号：CN200610168629.2

申请日：2006-12-19

Applicant: 三星电子株式会社

Inventor： 朴起台 ,  崔正达 ,  鲁旭镇

IPC: H01L29/78 ,  H01L27/115

CPC classification number: H01L29/7881 ,  G11C16/0483 ,  H01L27/115 ,  H01L27/11524 ,  H01L29/42332 ,  H01L29/792

Abstract: 一种半导体器件，包括在半导体衬底中限定的有源区，以及横跨有源区的栅电极。在栅电极的两侧上的有源区中限定源区/漏区。源区/漏区的至少一个是由栅电极的边缘场产生的场效应源区/漏区。另一个源区/漏区是具有与衬底不同的杂质场和不同的导电性的PN结源区/漏区。源区/漏区的至少一个是场效应源区/漏区。因此，可以在器件中减小或消除短沟道效应。

公开(公告)号：CN101393774A

公开(公告)日：2009-03-25

申请号：CN200810175617.1

申请日：2008-06-11

Applicant: 三星电子株式会社

Inventor： 金杜坤 ,  朴起台 ,  李永宅

IPC: G11C16/14 ,  G11C16/34

CPC classification number: G11C16/14

Abstract: 一种在非易失性存储器件中的后编程的擦除方法。该方法包括：后编程伪存储单元；验证所述伪存储单元的阈值电压是否大于或等于第一电压；后编程普通存储单元；并且验证所述普通存储单元的阈值电压是否大于或等于第二电压。所述第一电压与所述第二电压不同。

公开(公告)号：CN101154445A

公开(公告)日：2008-04-02

申请号：CN200710100908.X

申请日：2007-04-28

Applicant: 三星电子株式会社

Inventor： 朴起台 ,  金奇南 ,  李永宅

IPC: G11C16/02 ,  G11C16/10

CPC classification number: G11C16/0483 ,  G11C11/5628 ,  G11C16/12 ,  G11C16/3427 ,  G11C2211/5621 ,  G11C2211/5642

Abstract: 一种非易失性半导体存储设备，包括第一和第二子存储器阵列和被安排在第一和第二子存储器阵列之间的母线。所述第一子存储器阵列的编程操作，通过同时施加编程电压到与所述第一子存储器阵列中的存储单元相连接的奇数和偶数位线而进行。

公开(公告)号：CN1909111A

公开(公告)日：2007-02-07

申请号：CN200610008628.1

申请日：2006-02-20

Applicant: 三星电子株式会社

Inventor： 朴起台 ,  崔正达

IPC: G11C16/00 ,  G11C16/06 ,  G11C16/10

CPC classification number: G11C11/5671

Abstract: 此处，公开了一种电荷捕获型三电平非易失性半导体存储器器件及其驱动方法。该电荷捕获型三电平非易失性半导体存储器器件包括：存储器阵列，所述存储器阵列包括多个存储器元件，每一存储器元件能够依据电流的方向把数据存储在至少两个电荷捕获区中；以及页缓冲器，驱动其而把3个数据位映射至两个电荷捕获区的阈值电压组。该电荷捕获型非易失性存储器器件具有电荷捕获区，每个电荷捕获区存储1.5个数据位。即，单个的存储器元件具有用于存储3个数据位的电荷捕获区，从而改善了器件的集成度，同时维持了在编程和读取操作期间的较高的操作速度。