公开(公告)号：CN116974517A

公开(公告)日：2023-10-31

申请号：CN202211554842.2

申请日：2022-12-06

Applicant: 腾讯科技(深圳)有限公司

Inventor： 任子木

IPC: G06F7/544 ,  G06F7/523 ,  G06F7/501

Abstract: 本申请涉及一种浮点数处理方法、装置、计算机设备和处理器。所述方法包括：确定待处理的第一浮点数与第二浮点数各自的尾数部分的尾数乘积、以及各自的指数部分的指数和；对尾数乘积进行移位操作后再进行半加处理，得到半加处理结果；基于半加处理结果中的目标数据进行加法处理得到加法处理结果，基于半加处理结果中除目标数据外的数据进行舍入处理得到舍入处理结果；其中，目标数据为半加处理结果中处于预设范围内的数据；融合加法处理结果和舍入处理结果，得到尾数处理结果；根据尾数处理结果及指数和，确定浮点数处理结果，浮点数处理结果表示第一浮点数与第二浮点数的乘法结果。采用本方法能够提高运算效率。

公开(公告)号：CN116974510A

公开(公告)日：2023-10-31

申请号：CN202211399208.6

申请日：2022-11-09

Applicant: 腾讯科技(深圳)有限公司

Inventor： 任子木

IPC: G06F5/06

Abstract: 本申请涉及一种数据流式处理电路、电路模组、电子芯片、方法、装置和计算机设备。数据流式处理电路包括第一选通单元、多个数据处理单元及第二选通单元；第一选通单元包括第一输入端和多个第一输出端，第一输入端用于输入待处理数据，第一选通单元用于按数据流式处理逻辑控制第一输入端到各第一输出端的通断；各数据处理单元的输入端分别连接部分第一输出端，各数据处理单元用于执行各自的数据处理逻辑；第二选通单元的第二输入端连接各数据处理单元的输出端，第二选通单元包括第二输出端和第三输出端，第二输出端与第一输入端连接，第三输出端用于输出处理结果，第二选通单元用于按数据流式处理逻辑控制第二输入端到第二输出端或第三输出端连通。

公开(公告)号：CN116450086A

公开(公告)日：2023-07-18

申请号：CN202210010736.1

申请日：2022-01-05

Applicant: 腾讯科技(深圳)有限公司

Inventor： 李东声 ,  任子木

IPC: G06F7/575 ,  G06F7/544

Abstract: 本申请实施例公开了一种包括乘累加器的芯片、终端和控制方法，该芯片应用于人工智能场景，芯片的乘累加器中设置了包括N个基本乘法单元和基本加法单元的乘法模块，在基本乘法单元和基本加法单元中中分别设置了K个整型乘法器和整型加法器。由此在该乘累加器提供乘累加运算时，不论操作数是定点数还是浮点数，以及操作数的不同位宽大小，通过该乘累加器的乘法模块可以支持N对高位宽的操作数，或者N×K对低位宽的操作数的乘法运算。通过上述硬件结构的设置，使得乘累加器的硬件电路资源能够被高效复用，而且针对低位宽的操作数也不会出现硬件资源的浪费。从而无需在芯片中专门设计多个乘累加器，有效控制了乘累加器在芯片中占用空间。

公开(公告)号：CN114327365A

公开(公告)日：2022-04-12

申请号：CN202111514621.8

申请日：2021-12-13

Applicant: 腾讯科技(深圳)有限公司

Inventor： 任子木 ,  李东声

IPC: G06F7/501 ,  G06F7/523

Abstract: 本申请实施例提供一种数据处理方法、装置、设备及计算机可读存储介质，其中，方法包括：对待处理数据组中的第一待处理数据和第二待处理数据分别进行解码处理，对应得到第一解码数据和第二解码数据；对所述第一解码数据中的第一尾数位数据和所述第二解码数据中的第二尾数位数据，依次进行整形乘法处理和整形加法处理，得到乘法运算结果；对所述第一解码数据中的第一指数位数据和所述第二解码数据中的第二指数位数据进行加法处理，得到加法运算结果；对所述乘法运算结果和所述加法运算结果进行归一化处理，得到数据处理结果。通过本申请，能够以最小的硬件资源开销完成混合数据精度的乘法运算操作，降低设计成本。