一种基于IGBT的系统级芯片

    公开(公告)号:CN111106105A

    公开(公告)日:2020-05-05

    申请号:CN201811249415.7

    申请日:2018-10-25

    Abstract: 本发明公开了一种基于IGBT的系统级芯片,其包括印刷电路板,其具有功率区、驱动区、隔离区和控制区;多个功率组件,其设置于所述功率区内;多个驱动器,其设置于所述驱动区内;隔离组件,其设置于所述隔离区内;以及控制区内的控制器,所述控制器经由所述隔离组件控制各个驱动器,以使各个驱动器分别对应地驱动各个功率组件工作,驱动器的输出端的端面与对应的功率组件的控制端的端面接触,以实现该驱动器的输出端与对应的功率组件的控制端的电连接。本发明通过网状互联和缩短栅极连接距离能保证IGBT同时开启和关断,大大提高了IGBT元胞导通率和关断率。

    用于功率半导体芯片的压力辅助银烧结装置

    公开(公告)号:CN111081566A

    公开(公告)日:2020-04-28

    申请号:CN201811217696.8

    申请日:2018-10-18

    Abstract: 一种用于功率半导体芯片的压力辅助银烧结装置,包括纳米银膜转移工装和银烧结工装。纳米银膜转移工装用于将纳米银膜附着到垫片上,其上开设有用于释放该工装在纳米银膜转移工艺过程中因受热不均匀产生的内应力的第一释压结构。银烧结工装用于将附着有纳米银膜的垫片与芯片进行银烧结,其上开设有用于释放该工装在银烧结封装工艺过程中因受热不均匀产生的内应力的第二释压结构。由于纳米银膜转移工装和银烧结工装中均设置了释压结构,可以避免工装内金属元件在芯片银烧结封装的热处理过程中产生形变,从而提高芯片的烧结封装效率。

    一种引线框架及利用引线框架制作转模功率模块的方法

    公开(公告)号:CN110828413A

    公开(公告)日:2020-02-21

    申请号:CN201810888827.9

    申请日:2018-08-07

    Abstract: 本发明提供的一种引线框架,该引线框架通过连接杆将各引出端子相对外部框架固定,各引出端子与外部框架形成一个整体,各引出端子的具体位置根据实际情况预先设计布置,陶瓷衬板和引线框架间采用工装定位,通过陶瓷衬板相对引线框架的一次性定位就能准确定位出所有引出端子与陶瓷衬板的连接位置,简化了定位和连接工艺流程并提高了定位的准确性,提高了生产效率和产品成品率,降低了制造周期及自动化生产的复杂性,为实现一体化自动定位连接提供可能性。本发明还提供一种制作转模功率模块的方法,通过先将引出端子定位固定再将引出端子折弯的方式降低了烧结工艺的复杂度,保证了引出端子尺寸的精度,使操作及加工更为方便。

    一种沟槽栅型IGBT及其制作方法

    公开(公告)号:CN109698235A

    公开(公告)日:2019-04-30

    申请号:CN201710992964.2

    申请日:2017-10-23

    Abstract: 本发明公开了一种沟槽栅型IGBT及其制作方法,沟槽栅型IGBT包括:从上至下依次层叠布置的P基区、N型漂移区、N型缓冲层和集电极区。至少两个沟槽栅自P基区的正面贯穿P基区,并延伸至N型漂移区。沟槽栅型IGBT还包括:分别形成于两个沟槽栅底部的埋氧化层,及形成于埋氧化层之上的N型增强层。两个埋氧化层之间设置有间隔以形成电流通道,N型增强层包围沟槽栅的底部。本发明能够解决现有沟槽栅型IGBT依靠双载流子导电,其导通电流能力受漂移区载流子浓度影响,工艺实现十分复杂而且困难的技术问题。

    一种功率半导体模块及其自保护方法

    公开(公告)号:CN107275394A

    公开(公告)日:2017-10-20

    申请号:CN201610216853.8

    申请日:2016-04-08

    Abstract: 本发明公开了一种功率半导体模块及其自保护方法,在第一金属化区与第二金属化区之间,或功率半导体芯片的发射极母排与集电极母排之间的功能单元。当功率半导体模块正常工作时,电流从集电极母排经第二金属化区流至功率半导体芯片,再经第一金属化区流至发射极母排。当功率半导体芯片工作时的发热使得功率半导体模块的内部上升至一定温度时,从集电极母排流过的电流通过功能单元直接流至发射极母排,而不再流过功率半导体芯片。本发明描述的功率半导体模块及其自保护方法无需外围控制电路参与,具有超温度自动保护功能,能够有效地保护功率半导体芯片因为过热而失效,同时降低了控制电路的复杂性,提高了系统工作的可靠性。

    一种新型具有栅极内嵌二极管的沟槽栅IGBT及其制备方法

    公开(公告)号:CN106449744A

    公开(公告)日:2017-02-22

    申请号:CN201611099482.6

    申请日:2016-12-02

    Abstract: 本发明公开了一种新型具有栅极内嵌二极管的沟槽栅IGBT及其制备方法,包括:步骤1,在IGBT器件主体进行P-base区和N型增强区注入;步骤2,对IGBT器件主体进行沟槽刻蚀之后,沉积栅氧化层;步骤3,在栅氧化层上沉积N型掺杂的多晶硅层;步骤4,在N型掺杂的多晶硅层上沉积P型掺杂的多晶硅层,P型掺杂的多晶硅层将沟槽填满;步骤5,在P型掺杂的多晶硅层上生长多晶硅氧化层;步骤6,对完成多晶硅氧化层生长的IGBT器件主体进行源极注入,形成源极区;步骤7,对形成源极区的IGBT器件主体进行钝化层淀积与刻蚀,形成栅电极和阴极接触区。通过在栅极的沟槽内设置内嵌二极管,增大从阳极经栅极流出电流通道的电阻,遏制栅极寄生电容对开关速度的影响。

Patent Agency Ranking