-
公开(公告)号:CN101303895A
公开(公告)日:2008-11-12
申请号:CN200810126657.7
申请日:2008-06-17
Applicant: 友达光电股份有限公司
Abstract: 本发明公开了一种移位缓存器,其包含多个以串联方式连接的移位缓存单元。每一移位缓存单元包含提升电路、提升驱动电路、下拉电路以及下拉驱动电路。提升电路耦接于第一频率信号,用来提供输出信号。提升驱动电路用来于接收前一级的移位缓存单元的驱动信号脉冲以及第二频率信号时导通,并用来于接收第三频率信号时不导通。下拉驱动电路耦接于下拉电路的一输入节点,用来于接收第一频率信号导通下拉电路,并用来于接收第三频率信号或是提升驱动电路输出信号时,不导通下拉电路。
-
公开(公告)号:CN103208311A
公开(公告)日:2013-07-17
申请号:CN201310054321.5
申请日:2009-06-26
Applicant: 友达光电股份有限公司
IPC: G11C19/28
CPC classification number: G11C19/28
Abstract: 一种移位寄存器包含多级,{Sn},n=1,2,...,N,N为一正整数。于一实施例中,每级包含一上拉电路、一上拉控制电路、一下拉电路与一下拉控制电路。该上拉电路具有一输入端、一输出端与一输入节点Qn,而输入端用以接收一第一时序信号CK1与一第二时序信号XCK1,输出端则用以响应输出一输出信号On。上拉控制电路电性耦接于输入节点Qn,并当接收到第一输入信号时,则上拉控制电路响应产生一信号,提供至上拉电路的输入节点Qn,进而开启上拉电路。下拉电路电性耦接于输入节点Qn,并提供一第一电压至输入节点Qn与上拉电路的输出端其中之一。下拉控制电路配置以接收第三时序信号CK2与第四时序信号其中之一,并响应产生第一电压,以开启Sn级的下拉控制电路与Sn-1级和Sn+1级其中之一的下拉电路。
-
公开(公告)号:CN101833916B
公开(公告)日:2013-06-12
申请号:CN201010105395.3
申请日:2010-01-25
Applicant: 友达光电股份有限公司
IPC: G09G3/32
CPC classification number: G09G3/3233 , G09G2300/0426 , G09G2300/0439 , G09G2300/0465 , G09G2300/0842 , G09G2300/0852 , G09G2320/0223 , G09G2320/0233 , G09G2330/02 , H01L27/326
Abstract: 本发明公开一种具有多个像素有机发光二极管并配置成列与行的显示面板,此显示面板具有一通过多个开关元件以控制两条或多条电流路径来提供所需电流至像素中有机发光二极管的像素驱动电路。每一开关元件的控制端均连接至另一开关元件的控制端,但每一开关元件均具有一可分别调控的单独电源。在本发明一实施例中,在像素或次像素里当一开关元件位于像素长度的其中一端时,另一开关元件即位于像素长度的另一端,且每一像素均相邻于沿着像素长度配置的第一电源线与第二电源线,以分别提供电力至两个开关元件。
-
公开(公告)号:CN101901576B
公开(公告)日:2012-12-12
申请号:CN201010238315.1
申请日:2010-07-26
Applicant: 友达光电股份有限公司
IPC: G09G3/32
Abstract: 本发明涉及一种有机发光二极管像素电路,其包括有第一至第四晶体管、一个电容与一个有机发光二极管。第一晶体管的其中一源/漏极接收显示数据,第二晶体管的栅极耦接第一晶体管的另一源/漏极,并通过电容耦接第三晶体管的其中一源/漏极与第四晶体管的其中一源/漏极,而第二晶体管的其中一源/漏极耦接第一电源电压,第三晶体管的另一源/漏极耦接第二晶体管的另一源/漏极,第四晶体管的另一源/漏极接收参考信号。有机发光二极管的阳极与阴极分别耦接第二电源电压与第二晶体管的另一源/漏极。其中,第二电源电压大于第一电源电压。
-
公开(公告)号:CN102779477A
公开(公告)日:2012-11-14
申请号:CN201210213448.2
申请日:2012-06-25
Applicant: 友达光电股份有限公司
IPC: G09G3/32
CPC classification number: G09G3/32 , G09G3/2025 , G09G3/3233 , G09G2300/0819 , G09G2300/0842 , G09G2300/0866 , G09G2310/0245 , G09G2320/043
Abstract: 本发明有关于一种有机发光二极管显示面板的驱动方法。在重置期间,同时致能有机发光二极管显示面板的多个像素所接收的多个扫描信号,并且将这些像素所接收的多个数据电压设定为参考电压。在临界电压消除期间,同时致能这些扫描信号及致能这些像素所接收的系统高电压,并且将这些数据电压设定为参考电压。在一扫描期间,依序致能这些扫描信号,并且这些数据电压依据多个显示数据中对应的显示数据而设定。本发明能够针对耦接有机发光二极管的开关元件的电气特性进行补偿,以改善有机发光二极管显示面板的显示品质。
-
公开(公告)号:CN101661798B
公开(公告)日:2012-08-29
申请号:CN200910178646.8
申请日:2009-09-24
Applicant: 友达光电股份有限公司
Abstract: 一种移位寄存器电路包含多级移位寄存器以提供多个栅极信号至多条栅极线。每一级移位寄存器包含输入单元、第一上拉单元、第二上拉单元、下拉单元以及辅助下拉单元。输入单元将前级移位寄存器所产生的第一栅极信号输入为驱动控制电压。第一上拉单元根据驱动控制电压与第一时钟信号以上拉第二栅极信号。第二上拉单元根据驱动控制电压与第二时钟信号以上拉第三栅极信号。辅助下拉单元根据后级移位寄存器所产生的第四栅极信号以下拉驱动控制电压。下拉单元根据驱动控制电压以下拉第一栅极信号与第二栅极信号。
-
公开(公告)号:CN102593151A
公开(公告)日:2012-07-18
申请号:CN201210067729.1
申请日:2012-03-12
Applicant: 友达光电股份有限公司
CPC classification number: G09G3/3241 , G09G3/3233 , G09G2300/0819 , G09G2300/0852 , G09G2300/0861
Abstract: 本发明提出一种像素结构、其驱动方法及使用其的自发光显示器。此像素结构使用四个晶体管与两个电容,控制像素结构在同步发光与非同步发光的状况下皆有适当的亮度补偿效果。
-
公开(公告)号:CN102591052A
公开(公告)日:2012-07-18
申请号:CN201210062693.8
申请日:2012-03-07
Applicant: 友达光电股份有限公司
Abstract: 本发明提供了一种液晶面板中的像素排列方法,每个像素包括一红色子像素、一绿色子像素和一蓝色子像素,包括:a)在水平方向上选取相邻的两个像素,计算像素的总宽度;b)将总宽度作为排列后的单个像素的宽度,其中单个像素中的红色、绿色和蓝色子像素各自的像素宽度分别为排列前的两倍;以及c)对有源区域的左侧边界和/或右侧边界进行像素补偿,使有源区域的颜色混合平均化。采用本发明,将原先相邻的两个像素的总像素宽度作为排列后的单个像素的宽度,并且对液晶面板中的有源区域的左侧边界和/或右侧边界进行像素补偿,从而可使得有源区域的颜色混合平均化,不仅可维持面板的高分辨率,而且还提升产品性能和延长使用寿命。
-
公开(公告)号:CN101859541B
公开(公告)日:2012-06-06
申请号:CN201010174833.1
申请日:2010-04-29
Applicant: 友达光电股份有限公司
Abstract: 一种有机发光二极管显示器,其包括有机发光二极管显示面板、二条导线与电源电压供应电路。所述面板的显示区划分为二个子显示区。所述二导线皆设置在所述面板上且皆位于显示区外,且所述二导线的第一端分别电性耦接第一子显示区与第二子显示区内的每一像素。其中一导线的布线长度大于另一导线的布线长度,使得此导线的阻值较另一导线的阻值来得大。电源电压供应电路用以分别提供一较高的电源电压与一较低的电源电压至较长导线与较短导线的第二端,使得所述二导线的第一端的电压大小实质上相同。
-
公开(公告)号:CN101763824B
公开(公告)日:2011-12-28
申请号:CN201010003416.0
申请日:2010-01-13
Applicant: 友达光电股份有限公司
Inventor: 蔡宗廷
IPC: G09G3/32
Abstract: 本发明公开了一种电激发光显示面板的像素结构,其包括多条次像素行(sub-pixel column)、多条第一电源线与多条第二电源线。各第一电源线与各第二电源线设置于两条相邻的次像素行之间。各第一电源线分别与位于其一侧的次像素行的部分次像素电性连接,以及与位于其另一侧的次像素行的部分次像素电性连接。各第二电源线分别与位于其一侧的次像素行的部分次像素电性连接,以及与位于其另一侧的次像素行的部分次像素电性连接。实施本发明,可避免电源线因为本身的电阻造成的电压信号压降对于显示画面的影响,因此可有效提升电激发光显示面板的显示画面的均匀性。
-
-
-
-
-
-
-
-
-