-
公开(公告)号：CN1871581A
公开(公告)日：2006-11-29
申请号：CN200480031254.4
申请日：2004-08-20
Applicant: 罗伯特.博世有限公司
CPC classification number: G06F9/30181 , G06F9/30076 , G06F9/30189 , G06F9/3885 , G06F2201/845
Abstract: 在用于执行程序(P1、P2、P3)的带有至少两个执行单元(AKUA、ALUB)的处理器单元(100、101)的至少两个工作模式(SM、LM)之间进行切换的方法和装置，其中，至少向所述程序(P1、P2、P3)配属至少一个识别码(K2)，所述识别码使得能够在至少两个工作模式(SM、LM)中进行区分，并且依据所述识别码(K1－K4、KB)在工作模式之间切换，从而所述处理器单元(100、101)对应于所配属的工作模式执行程序(P1、P2、P3)。
-
公开(公告)号：CN1842763A
公开(公告)日：2006-10-04
申请号：CN200480017828.2
申请日：2004-06-22
Applicant: 罗伯特·博世有限公司
IPC: G06F9/318
CPC classification number: G06F9/3885 , G06F9/30189 , G06F9/3851 , G06F11/1641 , G06F2201/845
Abstract: 用于在具有至少两个执行单元的处理器单元的至少两种运行模式之间切换的方法，其特征在于，通过以下方式来触发从第一运行模式到第二运行模式的转换，即由该处理器单元访问预先给定的存储器地址。
-
公开(公告)号：CN109716302A
公开(公告)日：2019-05-03
申请号：CN201780057085.9
申请日：2017-07-24
Applicant: 西门子移动有限公司
IPC: G06F11/16
CPC classification number: G06F11/1641 , G06F11/28 , G06F17/5054 , G06F2201/83 , G06F2201/845
Abstract: 用于冗余数据处理的装置(10)包括集成电路(20)，在集成电路中实现多核处理器(30)的功能。多核处理器的处理器核(40；50)分别被构造为执行有用程序，其中，可以借助所述装置的比较模块(60)对通过由不同的处理器核执行有用程序而得到的结果进行比较。处理器核在地址或数据结构(AS1、AS2；DS1、DS2)方面彼此不同，分别在处理器核方面使用所述地址或数据结构，以将数据存储到与相应的处理器核相关联的存储区域(70；80)中或者将数据从其中读出。在集成电路中在硬件方面至少部分单独地实现各个处理器核。
-
公开(公告)号：CN105204965B
公开(公告)日：2018-11-16
申请号：CN201510404027.1
申请日：2015-05-20
Applicant: 英特尔公司
IPC: G06F11/20
CPC classification number: G06F11/2033 , G06F11/1428 , G06F11/2002 , G06F13/4027 , G06F13/4221 , G06F2201/845 , G06F2201/85
Abstract: 用于多节点环境中的动态节点修复的方法和装置。多节点平台控制器中心(MN‑PCH)被配置为通过使用专用接口和部件以及共享能力来支持多个节点。接口和部件可以被配置为由相应的节点使用，或者可以被配置为支持增强的恢复作为冗余的主和备用接口和部件。响应于检测到有故障或有故障的主接口或部件，MN‑PCH自动地执行故障转移操作以利用备用接口或部件来替换主接口或部件。此外，故障转移操作对运行在平台节点上的操作系统是透明的。
-
公开(公告)号：CN104346306B
公开(公告)日：2017-07-28
申请号：CN201410376666.7
申请日：2014-08-01
Applicant: 英飞凌科技股份有限公司
CPC classification number: G06F11/0772 , G06F11/16 , G06F11/1637 , G06F11/1654 , G06F11/167 , G06F11/1675 , G06F11/2221 , G06F11/277 , G06F2201/845
Abstract: 本发明涉及高完整性DMA操作的系统和方法。用于直接存储器访问（DMA）操作的系统和方法提供用于：接收DMA请求程序；分派被接收的DMA请求程序到多个DMA引擎中的一个或多个用于处理被接收的DMA请求程序；并且如果被接收的DMA请求程序中的一个是安全请求程序，分派安全请求程序到多个DMA引擎中的至少两个DMA引擎用于处理安全请求程序，禁用用于耦合至少两个DMA引擎中的至少一个DMA引擎到存储器的总线接口，比较至少两个DMA引擎的输出，并且如果至少两个DMA引擎的输出的比较彼此不同，产生错误消息。
-
Patent Agency Ranking
公开(公告)号：CN102360311B
公开(公告)日：2015-09-23
申请号：CN201110120268.5
申请日：2011-05-09
Applicant: 瑞萨电子株式会社
IPC: G06F9/48
CPC classification number: G06F13/24 , G06F11/1641 , G06F2201/845
Abstract: 本发明提供一种计算机系统，具有至少2个CPUA(2)、CPUB(6)、进行对CPUA(2)、CPUB(6)的中断的可编程的中断控制器(11)和比较CPUA(2)、CPUB(6)的输出的比较器(14)，其中，该计算机系统能够切换性能模式和安全模式来进行工作，上述性能模式是CPU分别执行不同的处理而提高性能的模式，上述安全模式是通过CPU执行相同处理并用比较器对照结果来检测故障的模式，能够按中断主要原因来设定1个或多个要中断的CPU，能够按中断主要原因来设定是以性能模式执行还是以安全模式执行的模式。在能切换性能模式和安全模式的双核微机中，在从性能模式向安全模式切换时能缩短CPU的待机时间。
-
公开(公告)号：CN102439561B
公开(公告)日：2015-04-29
申请号：CN201080022638.5
申请日：2010-04-27
Applicant: 超威半导体公司
CPC classification number: G06F9/3851 , G06F9/30189 , G06F9/3824 , G06F9/3855 , G06F9/3857 , G06F9/3859 , G06F9/3863 , G06F9/3891 , G06F11/1407 , G06F11/1497 , G06F11/1641 , G06F11/1683 , G06F2201/845
Abstract: 本发明提供在同步多线程机上进行高效且可靠执行的系统和方法。处理器设置在可靠执行模式(REM)中，以在任务关键型软件应用程序的执行过程中检测可能的错误。只有两个线程可经配置以在该模式中运行。浮点存储和整数变换一元指令可转换成新的二元指令。每个新指令具有两个源操作数，对应于不同线程的每个源操作数由相同逻辑寄存器编号指定为所述原始一元指令的单个源操作数。所有其他指令可进行复制，其中所述原始指令及其副本分配给不同线程。在使用所述新指令与实例化的整数独立群集通信时，同步多线程(SMT)浮点逻辑可能只能够提供锁步执行。在所述两个源操作数就绪之前，所述新指令无法开始，其中所述两个源操作数随后将进行比较以确定任何不匹配或错误。
-
公开(公告)号：CN104272250A
公开(公告)日：2015-01-07
申请号：CN201280072800.3
申请日：2012-04-30
Inventor： 保罗·丹尼斯·斯图兹 , 詹姆斯·T·博德纳 , 凯文·G·迪皮尤
CPC classification number: G06F12/0646 , G06F9/4406 , G06F9/44505 , G06F11/1666 , G06F11/20 , G06F12/0653 , G06F2201/845 , G06F2212/1016 , Y02D10/43
Abstract: 用于配置计算机系统存储器的方法，包括给计算机系统上电；获取初始化所述计算机系统的选项；将第一预定义设置指定给所述存储器的第一段；将第二预定义设置指定给所述存储器的第二段；以及引导所述计算机系统。
-
公开(公告)号：CN101861569A
公开(公告)日：2010-10-13
申请号：CN200880109465.3
申请日：2008-07-24
Applicant: 通用电气航空系统有限责任公司
IPC: G06F11/16
CPC classification number: G06F11/1687 , G06F1/14 , G06F11/1683 , G06F2201/845
Abstract: 一种高集成度N-通道计算机处理模块(Module)，其中N是大于或等于2的整数。该模块包括：每个处理通道一个托管应用元件和I/O元件；时间管理单元(TM)，配置成为由在这N个处理通道中的每个处理通道上运行的软件所做的请求确定等效时间值，而不管这N个处理通道中的每个处理通道实际上何时接收到请求并对请求采取行动；以及临界区域管理单元(CRM)，配置成使得能够在所有这N个处理通道中识别相应通道内的临界区域并使它们同步。
-
公开(公告)号：CN100585567C
公开(公告)日：2010-01-27
申请号：CN200580036461.3
申请日：2005-10-25
Applicant: 罗伯特·博世有限公司
Inventor： T·科特克
CPC classification number: G06F9/3802 , G06F9/30181 , G06F9/30189 , G06F9/3824 , G06F9/3851 , G06F11/1641 , G06F2201/845
Abstract: 一种用于延迟对具有第一和第二处理器的多处理器系统的数据和/或指令的访问的方法和设备，给该第一和第二处理器分配存储单元，其中第二处理器有时钟偏移地工作，并且这样构造该设备，使得所述第一处理器访问所述存储单元，并且所述第二处理器有时钟偏移地获得数据和/或指令。
-
-
-
-
-
-
-
-
-
Search Results
80
records
(took 0.015 seconds)
