-
公开(公告)号：CN107391086A
公开(公告)日：2017-11-24
申请号：CN201710628839.3
申请日：2011-12-23
Applicant: 英特尔公司
Inventor： E·乌尔德-阿迈德-瓦尔 , R·凡伦天 , J·考博尔圣阿德里安 , B·L·托尔 , M·J·查尼 , Z·斯波伯 , A·格雷德斯廷
IPC: G06F9/30
Abstract: 本申请公开了改进置换指令的装置和方法。描述了具有指令执行逻辑电路的装置。该指令执行逻辑电路具有输入向量元素路由电路，其用于针对三个不同指令中的每个指令执行以下操作：对于多个输出向量元素位置中的每一者，将来自可用于作为输出向量元素的源的多个输入向量元素位置之一的输入向量元素路由至输出向量元素位置。输出向量元素和每个输入向量元素位置为用于这三个不同指令的三个可用位宽之一。该装置还包括掩码层电路，其耦合至输入向量元素路由电路以对由输入向量路由元素电路所创建的数据结构进行掩码。掩码层电路被设计成以对应于这三个可用位宽的三个不同粒度级别进行掩码。
-
公开(公告)号：CN106528044A
公开(公告)日：2017-03-22
申请号：CN201611001272.9
申请日：2011-09-23
Applicant: 英特尔公司
CPC classification number: G06F7/57 , G06F5/01 , G06F5/012 , G06F7/483 , G06F7/49947 , G06F7/49957 , G06F7/5443 , G06F9/30014 , G06F9/3893
Abstract: 本申请涉及处理器、指令执行方法和计算系统。描述了一种方法，该方法涉及用函数单元执行第一指令。该第一指令是乘加指令。该方法还包括用函数单元执行第二指令。该第二指令是圆整指令。
-
公开(公告)号：CN105279016A
公开(公告)日：2016-01-27
申请号：CN201510350735.1
申请日：2015-06-23
Applicant: 英特尔公司
Abstract: 本申请公开了线程暂停处理器、方法、系统及指令。一个方面的处理器包括解码单元，用于对来自第一线程的线程暂停指令进行解码。该处理器的后端部与该解码单元耦合。该处理器的后端部用于：响应于该线程暂停指令，暂停对用于执行的第一线程的后续指令的处理。这些后续的指令按程序顺序在该线程暂停指令之后发生。该后端部还用于：响应于该线程暂停指令，保持处理器的后端部的至少多数排空该第一线程中除线程暂停指令之外的指令长达预定的时间段。上述多数可包括多个执行单元和指令队列单元。
-
公开(公告)号：CN104350492A
公开(公告)日：2015-02-11
申请号：CN201380028466.6
申请日：2013-06-24
Applicant: 英特尔公司
CPC classification number: G06F9/3001 , G06F7/52 , G06F9/30018 , G06F9/30036
Abstract: 描述了一种装置，该装置具有指令执行流水线，指令执行流水线具有用于支持向量相乘相加指令的向量功能单元。该向量相乘相加指令将两个向量的相应K位元素相乘并且在X位累加器中将它们相应的乘积中的每一个的一部分与另一个相应的输入操作数累加，其中X大于K。
-
公开(公告)号：CN104137053A
公开(公告)日：2014-11-05
申请号：CN201180076420.2
申请日：2011-12-23
Applicant: 英特尔公司
CPC classification number: G06F9/3001 , G06F9/30014 , G06F9/30018 , G06F9/30036 , G06F9/30145 , G06F9/30167 , G06F9/30185 , G06F17/142
Abstract: 描述了用于响应于单个向量打包蝴蝶横向交叉加法或减法指令在计算机处理器中执行打包数据元素的向量打包蝴蝶横向交叉加法或减法的系统、装置和方法的实施例，该指令包括目的地向量寄存器操作数、源向量寄存器操作数、立即数以及操作码。
-
Patent Agency Ranking
公开(公告)号：CN104126168A
公开(公告)日：2014-10-29
申请号：CN201180076416.6
申请日：2011-12-22
Applicant: 英特尔公司
Inventor： S·阿布拉罕 , R·凡伦天 , E·乌尔德-阿迈德-瓦尔 , Z·斯波伯 , A·格雷德斯廷
CPC classification number: G06F9/3001 , G06F9/30018 , G06F9/30032 , G06F9/30036
Abstract: 一个方面的方法包括接收指示目的地存储位置的指令。响应于该指令，将结果存储在该目的地存储位置中。该结果包括：包括至少四个非负整数的序列的结果。一方面，该至少四个非负整数的值不是使用在前指令的结果来计算的。公开了其它方法、装置、系统和指令。
-
公开(公告)号：CN104081342A
公开(公告)日：2014-10-01
申请号：CN201180076302.1
申请日：2011-12-23
Applicant: 英特尔公司
CPC classification number: G06F9/30181 , G06F9/30018 , G06F9/30032 , G06F9/30036 , G06F9/3013 , G06F9/30167 , G06F9/3802
Abstract: 描述了一种装置，该装置具有指令执行逻辑电路，该指令执行逻辑电路用于执行第一、第二、第三和第四指令。第一指令和第二指令二者将第一组输入向量元素插入相应的第一和第二结果向量的多个第一不重叠部分中的一个部分中。第一组具有第一位宽。多个第一不重叠部分中的每个部分具有与第一组相同的位宽。第三指令和第四指令二者将第二组输入向量元素插入相应的第三和第四结果向量的多个第二不重叠部分中的一个部分中。第二组具有比所述第一位宽大的第二位宽。多个第二不重叠部分中的每个部分具有与第二组相同的位宽。该装置还包括掩码层电路，该掩码层电路用于在第一结果向量粒度下对第一和第三指令进行掩码操作，并在第二结果向量粒度下对第二和第四指令进行掩码操作。
-
公开(公告)号：CN104025038A
公开(公告)日：2014-09-03
申请号：CN201180075729.X
申请日：2011-12-23
Applicant: 英特尔公司
IPC: G06F9/30
CPC classification number: G06F9/30196 , G06F9/30018 , G06F9/30032 , G06F9/30036
Abstract: 本发明描述了用于使用掩码置换数据元素的装置和方法。例如，根据一个实施例的方法包括以下操作：从掩码数据结构读取值以确定是否针对目的地操作数的每个数据元素实现掩码；如果针对特定数据元素不实现掩码，则基于存储在第一源操作数中的索引值从目的地操作数和第二源操作数选择要拷贝到目的地操作数内的数据元素位置的数据元素，其中来自目的地操作数和第二源操作数中任一者的数据元素中的任一个可被拷贝到目的地操作数内的数据元素位置中的任一个；如果针对目的地操作数的特定数据元素实现掩码，则相对于此特定数据元素执行指定掩码操作。
-
公开(公告)号：CN104025019A
公开(公告)日：2014-09-03
申请号：CN201180075747.8
申请日：2011-12-23
Applicant: 英特尔公司
CPC classification number: G06F9/3001 , G06F7/50 , G06F7/544 , G06F9/30036 , G06F9/3836 , G06F9/3877 , G06F15/78 , G06F2207/5442
Abstract: 描述了响应于单个向量双块打包绝对差求和指令而在计算机处理器中执行向量双块打包绝对差求和(SAD)的系统、装置和方法的实施例，该指令包括目的地向量寄存器操作数、第一和第二源操作数、立即数、以及操作码。
-
公开(公告)号：CN104011616A
公开(公告)日：2014-08-27
申请号：CN201180075845.1
申请日：2011-12-23
Applicant: 英特尔公司
Inventor： E·乌尔德-阿迈德-瓦尔 , R·凡伦天 , J·考博尔圣阿德里安 , B·L·托尔 , M·J·查尼 , Z·斯波伯 , A·格雷德斯廷
CPC classification number: G06F9/30029 , G06F9/30018 , G06F9/30032 , G06F9/30036
Abstract: 描述了具有指令执行逻辑电路的装置。该指令执行逻辑电路具有输入向量元素路由电路，其用于针对三个不同指令中的每个指令执行以下操作：对于多个输出向量元素位置中的每一者，将来自可用于作为输出向量元素的源的多个输入向量元素位置之一的输入向量元素路由至输出向量元素位置。输出向量元素和每个输入向量元素位置为用于这三个不同指令的三个可用位宽之一。该装置还包括掩码层电路，其耦合至输入向量元素路由电路以对由输入向量路由元素电路所创建的数据结构进行掩码。掩码层电路被设计成以对应于这三个可用位宽的三个不同粒度级别进行掩码。
-
-
-
-
-
-
-
-
-
Search Results
99
records
(took 0.037 seconds)
