-
公开(公告)号：CN107240571A
公开(公告)日：2017-10-10
申请号：CN201710323534.1
申请日：2017-05-10
Applicant: 株洲中车时代电气股份有限公司
CPC classification number: H01L25/072 , H01L21/68 , H01L23/16
Abstract: 本发明公开了一种功率半导体芯片，包括该芯片的子模组及压接式封装模块，芯片包括：终端区，以及位于终端区内的有效区，有效区内设置有发射极区和栅极区。栅极区包括栅极电极、栅极母线，以及位于栅极电极外周的若干个外围栅极，栅极电极位于外围栅极包围区域的中心，栅极电极与外围栅极通过栅极母线相连。外围栅极包围的区域被栅极母线分隔成大小相同的若干子区域，该子区域内布置有发射极电极。外围栅极之间设置有断点，断点以中心和/或轴对称分布，位于外围栅极包围区域内和外围栅极外的发射极区通过断点连通。本发明能够解决现有模块难以实现各子模组间界面的均衡接触，以及结构和工艺复杂，成品率难以提高，难以实现批量制造的技术问题。
-
公开(公告)号：CN106409898A
公开(公告)日：2017-02-15
申请号：CN201610940446.1
申请日：2016-11-01
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L21/331 , H01L29/06 , H01L29/10
Abstract: 本申请公开了一种具有埋氧化层的沟槽栅IGBT及其制作方法，该方法包括在N型硅衬底表面进行磷注入形成N型区，N型硅衬底形成N-漂移区；在N型区的表面进行硼注入，形成P基区；在N型区下部进行高能氧离子注入，形成第一埋氧层和第二埋氧层，经后续高温工艺后，第一埋氧层和第二埋氧层分别形成第一埋氧化层和第二埋氧化层，所述第一埋氧化层和所述第二埋氧化层之间形成具有预设宽度的沟道，所述沟道用于对从所述N-漂移区和所述P基区之间流出的空穴进行限流；制作沟槽栅并形成IGBT结构。通过在沟槽栅IGBT底部引入埋氧化层，缩小从其源极流出的空穴路径的面积，遏制源极空穴电流大小，降低IGBT导通压降。
-
公开(公告)号：CN112713199B
公开(公告)日：2022-10-11
申请号：CN201911025571.X
申请日：2019-10-25
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/872 , H01L29/06 , H01L21/329
Abstract: 本公开提供一种碳化硅肖特基二极管及其制备方法。该二极管包括：第一导电类型碳化硅衬底、位于所述衬底上方的第一导电类型漂移层、位于所述漂移层上方的第二导电类型阻挡层和位于所述阻挡层上方的第一导电类型过渡层，所述过渡层包括用于设置所述肖特基二极管的结势垒区和位于所述结势垒区两侧的结终端保护区。本公开通过在SiC JBS漂移层上形成导电类型相反的碳化硅阻挡层，在不增加正向导通电阻的前提下，解决了SiC JBS反向漏电过大的问题，特别是反向偏压低电压时，肖特基反向漏电随电压增长而快速增大的问题。
-
公开(公告)号：CN112786680B
公开(公告)日：2022-09-09
申请号：CN201911090164.7
申请日：2019-11-08
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/06 , H01L29/417 , H01L29/47 , H01L29/78 , H01L27/06
Abstract: 本发明公开了一种碳化硅MOSFET元胞结构及功率半导体器件，包括：第一导电类型衬底层；位于第一导电类型衬底层上方的第一导电类型漂移区；在第一导电类型漂移区上方依次设置第一导电类型阻挡层、第二导电类型阱区和第一导电类型增强源区，其中第一导电类型阻挡层浓度大于第一导电类型漂移区的浓度；在第一导电类型漂移区表面还设置有源极金属和肖特基金属，并分别形成欧姆接触和肖特基接触；本发明通过在碳化硅MOSFET元胞内集成SBD，使模块封装时无需额外封装SBD，降低了封装成本，减少了键合线的寄生电感。同时通过在MOSFET元胞中第二导电类型阱区与第一导电类型漂移区的PN结附近漂移区侧设置有高浓度的第一导电类型阻挡层，有效的抑制第二导电类型阱区载流子向第一导电类型漂移区的注入，改善了碳化硅双极退化现象，并提高了器件的可靠性。
-
公开(公告)号：CN112786695B
公开(公告)日：2022-05-03
申请号：CN201911089118.5
申请日：2019-11-08
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L29/423 , H01L29/06
Abstract: 本发明公开了一种分裂栅沟槽功率半导体器件，包括设置在半导体衬底上的有源区，有源区包括沿半导体衬底表面向半导体衬底底部方向纵向叠置的第一阱区和第二阱区；一个或多个通过刻蚀而成的穿透第一阱区和第二阱区的真栅沟槽，真栅沟槽中设置有分裂式多晶硅真栅，其包括分别靠近沟槽的顶部和底部分离设置的多晶硅主真栅和多晶硅辅真栅，所述多晶硅主真栅为用于与外部栅极驱动电路相连的控制栅，多晶硅主真栅与多晶硅辅真栅之间，多晶硅真栅与真栅沟槽的侧壁以及与真栅沟槽的底部之间通过层间介质隔离。本发明通过对条形沟槽内多晶硅栅进行分裂形成分裂栅，减小了寄生电容，进而采用不同电连接和设置氧化层厚度，以实现芯片性能的总体优化。
-
Patent Agency Ranking
公开(公告)号：CN112786680A
公开(公告)日：2021-05-11
申请号：CN201911090164.7
申请日：2019-11-08
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/06 , H01L29/417 , H01L29/47 , H01L29/78 , H01L27/06
Abstract: 本发明公开了一种碳化硅MOSFET元胞结构及功率半导体器件，包括：第一导电类型衬底层；位于第一导电类型衬底层上方的第一导电类型漂移区；在第一导电类型漂移区上方依次设置第一导电类型阻挡层、第二导电类型阱区和第一导电类型增强源区，其中第一导电类型阻挡层浓度大于第一导电类型漂移区的浓度；在第一导电类型漂移区表面还设置有源极金属和肖特基金属，并分别形成欧姆接触和肖特基接触；本发明通过在碳化硅MOSFET元胞内集成SBD，使模块封装时无需额外封装SBD，降低了封装成本，减少了键合线的寄生电感。同时通过在MOSFET元胞中第二导电类型阱区与第一导电类型漂移区的PN结附近漂移区侧设置有高浓度的第一导电类型阻挡层，有效的抑制第二导电类型阱区载流子向第一导电类型漂移区的注入，改善了碳化硅双极退化现象，并提高了器件的可靠性。
-
公开(公告)号：CN112786587A
公开(公告)日：2021-05-11
申请号：CN201911089113.2
申请日：2019-11-08
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L27/07 , H01L23/552 , H01L29/423 , H01L29/47
Abstract: 本发明公开了一种碳化硅MOSFET器件的元胞结构，包括：位于第一导电类型衬底上方的第一导电类型漂移区；在第一导电类型漂移区表面设置主沟槽，并在主沟槽的底部和侧壁设置肖特基金属，在第一导电类型漂移区表面内且于主沟槽周边设置第二导电类型阱区，于阱区表面内设置源区，源区之上设置源极金属，分裂为两部分的栅极绝缘层和栅极设置在源区、阱区及第一导电类型漂移区的靠近主沟槽一侧。本发明通过在碳化硅MOSFET器件的元胞内集成SBD，有效抑制了MOSFET器件体内PIN二极管的开启，改善了双极注入效应，提高了MOSFET器件长期使用的可靠性；同时把肖特基金属和源极金属进行有效设置，使模块封装时无需额外封装SBD，降低了封装成本，减少了杂散电感。
-
公开(公告)号：CN107369703B
公开(公告)日：2020-12-04
申请号：CN201610318414.8
申请日：2016-05-13
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/06 , H01L29/739
Abstract: 本发明提供一种新型载流子增强注入型IGBT结构，包括：半导体衬底和元胞区；元胞区包括位于半导体衬底表面内的第一基区、第二基区、位于第一基区中的第一源区、位于第二基区中的第二源区、第一载流子存储区、第二载流子存储区和位于第一载流子存储区与第二载流子存储区之间的浮空区，浮空区与第一载流子存储区、第二载流子存储区均不接触。浮空区的设置使IGBT反向耐压时形成的电离受主，能吸收部分位于两侧载流子存储区发出的电离线，削弱曲率效应，降低元胞区附近的电场峰值，使电场分布均匀，进而提高IGBT的击穿电压，实现在提高IGBT电流密度的同时，提高击穿电压的目的。
-
公开(公告)号：CN111129130A
公开(公告)日：2020-05-08
申请号：CN201811276601.X
申请日：2018-10-30
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L29/10 , H01L29/06 , H01L29/423
Abstract: 本发明提供的一种沟槽栅IGBT器件，该沟槽栅IGBT器件包括第一关断通路和第二关断通路，第一关断通路和第二关断通路均为IGBT关断过程中载流子抽取的通道，相对于现有技术新增了一条额外的关断通路，新增的关断通路和原关断通路同时工作能够加快对漂移区的载流子的抽取，使载流子快速复合，提高了抗闩锁能力，缩短了关断时间，同时也增大了可关断电流。
-
公开(公告)号：CN111128725A
公开(公告)日：2020-05-08
申请号：CN201811273209.X
申请日：2018-10-30
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/331 , H01L29/739 , H01L29/167
Abstract: 本发明提供了一种IGBT器件制备方法，该方法通过刻蚀沟槽形成高低差，使得在栅极介质沉积和刻蚀之后形成栅极侧墙结构，然后利用栅极侧墙结构在沟槽的侧面和沟槽的底部形成MOS结构，从而将平面栅结构和沟槽栅结构集成在一个器件中，提升IGBT器件整体性能。
-
-
-
-
-
-
-
-
-
Search Results
79
records
(took 0.041 seconds)
