公开(公告)号：CN107924951B

公开(公告)日：2021-11-23

申请号：CN201780002868.7

申请日：2017-03-10

Applicant: 富士电机株式会社

Inventor： 内藤达也

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/76 ,  H01L21/8234 ,  H01L27/06 ,  H01L29/06 ,  H01L29/739 ,  H01L29/861 ,  H01L29/868

Abstract: 本发明提供容易进行空穴的吸引的半导体装置。所述半导体装置具备：半导体基板，其具有漂移区和基区；晶体管部，其形成于半导体基板；以及二极管部，其与晶体管部邻接而形成于半导体基板，在晶体管部和二极管部形成有多个沟槽部和多个台面部，所述多个沟槽部分别沿着预定的排列方向排列，所述多个台面部形成于各个沟槽部之间，多个台面部中的、位于晶体管部与二极管部的边界处的至少一个边界台面部在半导体基板的上表面具有浓度比基区的浓度高的接触区，边界台面部中的接触区的面积大于其他台面部中的接触区的面积。

公开(公告)号：CN108604594B

公开(公告)日：2021-10-08

申请号：CN201780007710.9

申请日：2017-08-08

Applicant: 富士电机株式会社

Inventor： 内藤达也

IPC: H01L29/12 ,  H01L29/739 ,  H01L29/78

Abstract: 本发明提供一种半导体装置，具备：半导体基板，其具有第一导电型的漂移区；第一导电型的发射区，其在半导体基板的内部设置于漂移区的上方，且第一导电型的发射区的掺杂浓度比漂移区的掺杂浓度高；第二导电型的基区，其在半导体基板的内部设置在发射区与漂移区之间；第一导电型的第一积累区，其在半导体基板的内部设置在基区与漂移区之间，且第一导电型的第一积累区的掺杂浓度比漂移区的掺杂浓度高；多个沟槽部，其以从半导体基板的上表面贯穿发射区、基区和第一积累区的方式设置，且在内部设置有导电部；以及电容附加部，其设置在比第一积累区靠近下方的位置，且附加栅极‑集电极间电容。

公开(公告)号：CN109314141B

公开(公告)日：2021-09-14

申请号：CN201780034563.4

申请日：2017-12-08

Applicant: 富士电机株式会社

Inventor： 内藤达也

IPC: H01L29/78 ,  H01L21/322 ,  H01L21/336 ,  H01L21/8234 ,  H01L27/06 ,  H01L27/08 ,  H01L29/06 ,  H01L29/12 ,  H01L29/739 ,  H01L29/861 ,  H01L29/868

Abstract: 积累层通过积累载流子从而具有降低作为IGBT导通时的集电极‑发射极间电压的导通电压(Von)的功能。但是，在IGBT的关断时，该载流子有助于关断损耗(Eoff)。提供一种半导体装置，其包括具备沿预先确定的方向延伸的多个沟槽部、分别设置在多个沟槽部中的相邻的两个沟槽部之间的台面部和漂移层的半导体基板，多个沟槽部包括栅极沟槽部和虚设沟槽部，台面部具有发射极区、接触区和设置在比发射极区和接触区更靠下方的积累层，在与栅极沟槽部相邻的台面部中在深度方向上设置的积累层的数量比在两个虚设沟槽部之间的台面部中在深度方向上设置的积累层的数量多。

公开(公告)号：CN109075202B

公开(公告)日：2021-08-31

申请号：CN201780027139.7

申请日：2017-11-13

Applicant: 富士电机株式会社

Inventor： 内藤达也

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/822 ,  H01L21/8234 ,  H01L27/04 ,  H01L27/06 ,  H01L27/088 ,  H01L29/739 ,  H01L29/861 ,  H01L29/868

Abstract: 在IGBT的低电流导通时在IGBT的栅极流通的位移电流越大，则IGBT的导通时间变得越短。导通时间越短，则在具有IGBT的半导体装置中dV/dt变得越大，电磁噪声变得越大。提供一种半导体装置，具备半导体基板、发射极区、基区和多个蓄积区，多个蓄积区中的上方蓄积区在与延伸方向和深度方向正交的排列方向上与栅极沟槽部和虚设沟槽部直接接触，多个蓄积区中的距离半导体基板的上表面最远的下方蓄积区具有：栅极附近区域，其在排列方向上与虚设沟槽部相比距离栅极沟槽部更近；以及虚设附近区域，其在排列方向上与栅极沟槽部相比距离虚设沟槽部更近，且具有比栅极附近区域低的第一导电型的掺杂浓度。

公开(公告)号：CN108604602B

公开(公告)日：2021-06-15

申请号：CN201780008076.0

申请日：2017-08-08

Applicant: 富士电机株式会社

Inventor： 内藤达也

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/76 ,  H01L29/417 ,  H01L29/739 ,  H01L29/861 ,  H01L29/868

Abstract: 提供一种半导体装置，其具备：半导体基板；第1导电型的发射区，其设置于半导体基板的内部；第2导电型的基区，其在半导体基板的内部，设置于发射区的下方；第1导电型的积累区，其在半导体基板的内部，设置于比基区更靠下方的位置，且包含氢作为杂质；以及沟槽部，其从半导体基板的上表面贯通发射区、基区以及积蓄区域而设置。

公开(公告)号：CN107636836B

公开(公告)日：2020-11-27

申请号：CN201680032134.9

申请日：2016-12-06

Applicant: 富士电机株式会社

Inventor： 内藤达也

IPC: H01L29/739 ,  H01L29/12 ,  H01L29/78

Abstract: 在栅沟槽分支的部分中，与直线状的栅沟槽的部分相比，沟槽形成得较深。提供一种半导体装置，其具有：第一导电型的半导体基板；第二导电型的基区，其设置于半导体基板的正面侧；第一沟槽部，其以从半导体基板的正面贯通基区的方式设置；以及，第二导电型的接触区，其在半导体基板的正面侧设置于基区的一部分，并且杂质浓度比基区的杂质浓度高，第一沟槽部在半导体基板的正面具有分支部，分支部以在半导体基板的正面被接触区包围的方式设置。

公开(公告)号：CN111418068A

公开(公告)日：2020-07-14

申请号：CN201980005950.4

申请日：2019-06-07

Applicant: 富士电机株式会社

Inventor： 内藤达也

IPC: H01L29/739 ,  H01L21/265 ,  H01L21/336 ,  H01L29/06 ,  H01L29/78

Abstract: 能够抑制半导体装置的短沟道效应。提供一种半导体装置，其中，与栅极沟槽部接触的至少一个台面部具有：被设置成在半导体基板的上表面露出并且与栅极沟槽部接触，且掺杂浓度比漂移区的掺杂浓度高的第一导电型的发射区；设置于发射区的下方且被设置成与栅极沟槽部接触的第二导电型的基区；设置于基区的下方且掺杂浓度比漂移区的掺杂浓度高的第一导电型的蓄积区；以及设置于基区的上端与蓄积区的下端之间的深度位置的第二导电型的中间区域，基区在半导体基板的深度方向的掺杂浓度分布中具有第一峰，中间区域在深度方向的掺杂浓度分布中从第一峰到沟槽部的下端的深度位置为止的部位具有第二峰和弯折部中的至少一个。

公开(公告)号：CN110462840A

公开(公告)日：2019-11-15

申请号：CN201880020162.8

申请日：2018-10-15

Applicant: 富士电机株式会社

Inventor： 内藤达也

IPC: H01L29/78 ,  H01L21/822 ,  H01L21/8234 ,  H01L27/04 ,  H01L27/06 ,  H01L27/088 ,  H01L29/06 ,  H01L29/739

Abstract: 本发明提供一种半导体装置，其具备：在半导体基板的上表面与下表面之间流通电流的有源部；设置在有源部的晶体管部；向晶体管部供给栅极电压的栅极金属层；与栅极金属层电连接的栅极焊盘；在半导体基板的上表面设置在有源部的上方的温度感测部；在半导体基板的上表面配置在有源部与半导体基板的外周端之间的外周区域的温度检测用焊盘；以及具有在半导体基板的上表面沿预先设定的长度方向延伸的长度部分并连接温度感测部与温度检测用焊盘的温度感测布线，在半导体基板的上表面，栅极焊盘配置在将温度感测布线的长度部分沿长度方向延伸到半导体基板的外周端的延伸区域以外的区域。

公开(公告)号：CN109390335A

公开(公告)日：2019-02-26

申请号：CN201810809893.2

申请日：2018-07-23

Applicant: 富士电机株式会社

Inventor： 内藤达也

IPC: H01L27/06 ,  H01L29/06 ,  H01L29/417 ,  H01L29/423 ,  H01L29/49 ,  H01L29/739 ,  H01L21/331

Abstract: 提供一种半导体装置，其具备：半导体基板，具有第一导电型的漂移区；第一栅沟槽部和虚设沟槽部，从半导体基板的上表面设置到漂移区为止并沿延伸方向延伸；第一晶体管台面部，被夹在第一栅沟槽部与虚设沟槽部之间；基区，在漂移区的上方与第一栅沟槽部接触；发射区，在半导体基板的上表面与第一栅沟槽部接触；以及第二导电型区，在半导体基板的上表面露出，其中，发射区和第二导电型区沿延伸方向交替地配置，发射区的与第一栅沟槽部接触的延伸方向上的宽度大于第二导电型区的与第一栅沟槽部接触的延伸方向上的宽度。

公开(公告)号：CN109075202A

公开(公告)日：2018-12-21

申请号：CN201780027139.7

申请日：2017-11-13

Applicant: 富士电机株式会社

Inventor： 内藤达也

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/822 ,  H01L21/8234 ,  H01L27/04 ,  H01L27/06 ,  H01L27/088 ,  H01L29/739 ,  H01L29/861 ,  H01L29/868

Abstract: 在IGBT的低电流导通时在IGBT的栅极流通的位移电流越大，则IGBT的导通时间变得越短。导通时间越短，则在具有IGBT的半导体装置中dV/dt变得越大，电磁噪声变得越大。提供一种半导体装置，具备半导体基板、发射极区、基区和多个蓄积区，多个蓄积区中的上方蓄积区在与延伸方向和深度方向正交的排列方向上与栅极沟槽部和虚设沟槽部直接接触，多个蓄积区中的距离半导体基板的上表面最远的下方蓄积区具有：栅极附近区域，其在排列方向上与虚设沟槽部相比距离栅极沟槽部更近；以及虚设附近区域，其在排列方向上与栅极沟槽部相比距离虚设沟槽部更近，且具有比栅极附近区域低的第一导电型的掺杂浓度。