-
公开(公告)号：CN117971317A
公开(公告)日：2024-05-03
申请号：CN202410365390.6
申请日：2024-03-28
Applicant: 北京微核芯科技有限公司
Abstract: 本公开提出一种中央处理器与加速器交互方法、装置及电子设备，方法包括：确定存在数据传输需求时，通过命令接口发送命令至加速器的寄存器，以使所述加速器执行所述命令，其中所述寄存器为所述加速器内部的本地随机存取存储器；接收所述加速器执行所述命令的执行结果。由此，中央处理器可以通过命令接口直接向加速器发送命令，并接收加速器反馈的执行结果，完成数据传输，能够提高数据传输速度和效率。
-
公开(公告)号：CN117492932B
公开(公告)日：2024-04-09
申请号：CN202311828910.4
申请日：2023-12-28
Applicant: 北京微核芯科技有限公司
Abstract: 本发明提供一种虚拟机访问方法和设备，属于计算机技术领域，该方法应用于电子设备，包括处理器和内存，处理器存储有第一密钥表，内存中存储有第二密钥表，密钥表用于存储虚拟机号和虚拟机密钥的对应关系，该方法包括：根据虚拟机的访问请求对应的虚拟机号，确定第一密钥表是否包括虚拟机对应的虚拟机密钥；若第一密钥表不包括虚拟机密钥，则根据访问请求对应的虚拟机号，从第二密钥表中获取虚拟机对应的虚拟机密钥；利用虚拟机密钥对访问请求对应的数据进行加密或解密。上述方案中处理器片上和内存共同存储虚拟机密钥，根据虚拟机的执行情况对片外内存存储的虚拟机密钥进行调度，提供更大的虚拟机密钥存储空间，从而支持更大数量虚拟机的保护。
-
公开(公告)号：CN117472798B
公开(公告)日：2024-04-09
申请号：CN202311828926.5
申请日：2023-12-28
Applicant: 北京微核芯科技有限公司
IPC: G06F12/0871 , G06F12/0875
Abstract: 本发明提供一种高速缓存的路预测方法、装置、电子设备及存储介质，涉及计算机技术领域；方法包括：在接收到跳转指令的情况下，获取当前时刻取指块在指令高速缓存中的命中信息；取指块为指令高速缓存中跳转指令对应的目标地址所在的缓存行；基于命中信息，在取指目标缓冲器中设置路预测信息；路预测信息用于对取指块下一时刻在指令高速缓存中的路标识进行预测；调用取指目标缓冲器，基于路预测信息确定取指块下一时刻在指令高速缓存中的路标识。通过上述方法，实现对跳转指令对应的跳转目标地址所在的路进行预测，降低了整个处理器的功耗；在取指目标缓冲器中设置路预测信息，可以复用取指目标缓冲器记录的信息域，降低处理器实现路预测的成本。
-
公开(公告)号：CN115563027B
公开(公告)日：2023-05-12
申请号：CN202211468484.3
申请日：2022-11-22
Applicant: 北京微核芯科技有限公司
IPC: G06F12/0802 , G06F12/0893
Abstract: 本公开关于一种存数指令的执行方法、系统及装置，属于计算机技术领域。其中，该方法包括：获取已发射的存数指令对应的待存储数据和待存储数据对应的虚拟存储地址；根据虚拟存储地址确定对应的物理地址；将待存储数据和物理地址发送至访存重定序队列，以进行访存指令重定序，访存指令包括存数指令；基于访存重定序队列中访存指令的程序执行序，将存数指令的待存储数据缓存至存数缓存队列中对应的目标缓存项内；将存数缓存队列中满足预设写入条件的缓存项内的数据写入高速缓冲存储器。本公开构建独立的存数指令的流水线，将取数指令和存数指令流水线解耦合，缩短存数指令的执行时间，提高指令执行效率。
-
公开(公告)号：CN115904508B
公开(公告)日：2023-05-05
申请号：CN202310017030.2
申请日：2023-01-06
Applicant: 北京微核芯科技有限公司
IPC: G06F9/38
Abstract: 本公开提供了一种乱序处理器中队列的队列项选择方法及装置，涉及处理器技术领域，方法包括：根据队列中各队列项的标签值，生成队列的掩码位向量；根据队列中各队列项是否满足可执行条件，生成队列的可执行位向量；根据掩码位向量和可执行位向量，生成队列的选择位向量；将选择位向量中的目标位对应的队列项，确定为可执行队列项，其中目标位为选择位向量中首个对应值为第一预设值的位。能够减少从队列中选择可执行队列项时的选择逻辑，降低选择的复杂度，从而减小选择的延时，有效提高乱序处理器的性能，并且降低功耗、节约面积，以解决因乱序队列中队列项选择的硬件处理过程复杂而导致的处理器性能差、耗费较多的功耗和面积的问题。
-
Patent Agency Ranking
公开(公告)号：CN115328820B
公开(公告)日：2022-12-20
申请号：CN202211190657.X
申请日：2022-09-28
Applicant: 北京微核芯科技有限公司
IPC: G06F12/0811 , G06F12/084
Abstract: 本申请提出了一种多级缓存系统的访问方法、数据存储方法及装置，涉及数据处理技术领域，方法包括：获取多级缓存系统的访问请求；根据访问请求，读取多级缓存系统的附属目录，其中，附属目录存储于多级缓存系统中的共享缓存上；根据附属目录，获取访问请求在多级缓存系统中的目标访问数据块以及目标访问数据块的目标附属信息；根据目标附属信息，对访问请求进行应答。本申请中，简化了访问请求对应的应答信息的获取方法，提高了多级缓存系统性能的稳定性，进而降低了访问请求的访问延迟，优化了多级缓存系统的访问方法，提高了多级缓存系统的访问效率，节约了多级缓存系统的资源。
-
公开(公告)号：CN114924794B
公开(公告)日：2022-09-23
申请号：CN202210849915.4
申请日：2022-07-20
Applicant: 北京微核芯科技有限公司
IPC: G06F9/355 , G06F9/30 , G06F9/38 , G06F12/0875 , G06F12/0895
Abstract: 本发明提供了一种存储部件的发射队列的地址存储、调度方法和装置，方法包括：每当接收到访存指令时，确定第一访问地址；对第一访问地址的第一块内偏移Block Offset进行处理，得到第二块内偏移Block Offset，以使多个第二块内偏移Block Offset分散分布；生成第二访问地址并存储在发射队列中；在多个存储部件的发射队列中，分别确定当前待发射的第二访问地址；将第二访问地址发射至对应的存储部件，并执行访存指令，其中包括基于第二块内偏移Block Offset访问对应的Bank。采用本发明能够降低访问冲突产生的概率，提高处理效率。
-
公开(公告)号：CN114168200B
公开(公告)日：2022-04-22
申请号：CN202210131860.3
申请日：2022-02-14
Applicant: 北京微核芯科技有限公司
Abstract: 本申请提出一种多核处理器访存一致性的验证系统及方法，其中，该系统包括：仿真器、模拟器、检查器和全局共享内存，其中，仿真器，用于将存数指令存入与处理器核对应的第一缓冲区，并将存数指令从与处理器核对应的第一缓冲区中写入高速缓冲存储器，以及将仿真器中的指令执行结果发送给检查器；模拟器，用于将存数指令存入与处理器核对应的第二缓冲区，并将存数指令从与处理器核对应的第二缓冲区中写入全局共享内存，以及将模拟器中的指令执行结果发送给检查器；检查器，用于对仿真器中的指令执行结果和模拟器中的指令执行结果进行一致性验证。本申请实现了多个处理器核对访存指令的定序，及仿真器和模拟器结果的可对比，从而验证仿真结果正确性。
-
公开(公告)号：CN113656330B
公开(公告)日：2022-02-15
申请号：CN202111218393.X
申请日：2021-10-20
Applicant: 北京微核芯科技有限公司
IPC: G06F12/06 , G06F12/0806
Abstract: 本发明提供一种确定访问地址的方法和装置，属于电子技术领域。所述方法包括：接收访存指令，所述访存指令用于指示基地址和偏移量；获取所述基地址的高位地址和低位地址，所述低位地址与目标地址的索引Index和块内偏移BlockOffset的位置相对应，所述高位地址与所述目标地址的标签Tag的位置相对应；根据所述基地址的低位地址和所述偏移量，确定进位结果和所述目标地址的低位地址；根据预设的高位计算规则，对所述基地址的高位地址进行计算，确定多个预计算结果；根据所述进位结果和偏移量的符号信息，在所述多个预计算结果中，确定所述目标地址的高位地址；对所述目标地址所指示的位置执行所述访存指令对应的访存操作。
-
公开(公告)号：CN113778526A
公开(公告)日：2021-12-10
申请号：CN202111336298.X
申请日：2021-11-12
Applicant: 北京微核芯科技有限公司
Abstract: 本发明提供一种基于Cache的流水线的执行方法及装置，涉及微电子领域，Cache的Data SRAM阵列内部设置有数据选择器，该方法包括：执行第一流水级，接收访存指令，进行访问地址的计算；执行第二流水级，根据访问地址确定hit信号，将hit信号进行锁存；执行第三流水级，基于锁存的hit信号，通过数据选择器从Data SRAM阵列内部选出Data Block，并将命中路的Data Block送出Data SRAM阵列；执行第四流水级，基于Data Block对应的Block Offset，获取所需数据写回。采用本发明，可以实现减少大位宽长走线通道数量、减小面积、降低访问延时的技术效果。
-
-
-
-
-
-
-
-
-
Search Results
132
records
(took 0.033 seconds)
