-
公开(公告)号：CN113131939B
公开(公告)日：2022-05-17
申请号：CN202110435435.9
申请日：2021-04-22
Applicant: 中国人民解放军国防科技大学
IPC: H03M1/34
Abstract: 本申请提供了一种电流读出电路及忆阻器阵列列电流读出电路，其中，电流读出电路包括：偏置电路、深度负反馈电路、电流衰减电路和积分点火电路；电流衰减电路分别与偏置电路、深度负反馈电路、积分点火电路连接；深度负反馈电路还与偏置电路连接，并均连接忆阻器阵列电路的列线输出端；偏置电路用于为深度负反馈电路提供合适的偏置；深度负反馈电路用于将忆阻器阵列电路的列线电压进行箝位；电流衰减电路用于将忆阻器阵列电路的列线电流进行预设比例衰减，并将衰减后的电流输入积分点火电路，以使积分点火电路输出数字脉冲信号。本申请能够实现忆阻器阵列电路列电流的高效准确读取，提高基于忆阻器阵列实现乘累加运算的计算准确度。
-
公开(公告)号：CN111582461A
公开(公告)日：2020-08-25
申请号：CN202010438307.5
申请日：2020-05-21
Applicant: 中国人民解放军国防科技大学
Abstract: 本发明实施例公开了一种神经网络训练方法、装置、终端设备和可读存储介质，应用于忆阻器脉冲神经网络，忆阻器脉冲神经网络中每一突触仅包含一个忆阻器，该方法包括：根据预设的区域划分规则将待输入至输入神经元的数据样本单元划分为LC个子区域；将第lc个子区域内的每一个最小单元对应输入至一个输入神经元；根据第lc个子区域对应的输入神经元以及与对应的输入神经元连接的隐层神经元，构造第lc个局部连接子网络；将LC个局部连接子网络中所有隐层神经元的输出与各个输出神经元连接；将第lc个局部连接子网络作为最小训练单元进行训练。本方案避免构造复杂的硬件连接网络，解决硬件实现上存在功效低、资源开销大和电路实现复杂等问题。
-
公开(公告)号：CN111554810A
公开(公告)日：2020-08-18
申请号：CN202010416576.1
申请日：2020-05-15
Applicant: 中国人民解放军国防科技大学
IPC: H01L45/00
Abstract: 本申请提供一种选通器件及其制备方法，涉及微纳电子器件技术领域。该选通器件包括从下到上依次设置在衬底上的下电极、第一绝缘层、第二绝缘层以及上电极；其中，下电极为惰性电极，上电极为活性电极，第一绝缘层的金属离子迁移率小于第二绝缘层的金属离子迁移率。本申请的方案中，通过在选通器件中下电极和上电极之间设置金属离子迁移率不同的两个绝缘层，即第一绝缘层和第二绝缘层，通过第一绝缘层的金属离子迁移率小于第二绝缘层的金属离子迁移率这一特性，控制导电通道重新连通的位置，降低了新形成的导电通道的位置的随机性，有效降低了不同循环操作中阈值电压的波动，有效支撑选通器件在忆阻器交叉阵列中的应用。
-
公开(公告)号：CN119562530A
公开(公告)日：2025-03-04
申请号：CN202411695739.9
申请日：2024-11-25
Applicant: 中国人民解放军国防科技大学
Abstract: 本发明公开了一种柔性多值氧化铪基铁电电容器及其制备方法，在弯曲变形状态下仍具有稳定的铁电性，能实现32个存储状态，不仅满足存储池计算对多值存储的需求，还有效解决铁电材料在可穿戴领域应变下难以保持稳定性的难题。
-
公开(公告)号：CN119416843A
公开(公告)日：2025-02-11
申请号：CN202411439909.7
申请日：2024-10-15
Applicant: 中国人民解放军国防科技大学
IPC: G06N3/063 , G06N3/0464 , G06N3/0495 , G06F7/544
Abstract: 本发明涉及基于外积的计算稀疏卷积和稀疏注意力的统一硬件架构，通过将稀疏卷积和稀疏注意力层中的计算分解成基本的外积计算，并基于基本的外积计算设计了统一硬件结构实现稀疏卷积和稀疏注意力层，具有很高的硬件复用率。还设计了分层蝶形路由网络用于将外积计算中产生的乘法结果路由到累加缓存区，能够达到与crossbar相近的带宽但分层蝶形路由网络比crossbar消耗更少的面积，同时具有更好的可扩展性。还设计了一种紧凑的对齐编码算法对稀疏数据进行编码，从而使得在将数据加载到乘法器阵列时，乘法器的每个周期都能接近满载，从而提高了稀疏情况下乘法器的利用率。
-
Patent Agency Ranking
公开(公告)号：CN114550808B
公开(公告)日：2024-12-13
申请号：CN202210166998.7
申请日：2022-02-23
Applicant: 中国人民解放军国防科技大学
Inventor： 李清江 , 王义楠 , 刘海军 , 徐晖 , 刘桂青 , 朱城和 , 刘森 , 李智炜 , 刁节涛 , 李晨辉 , 陈长林 , 宋兵 , 于红旗 , 王玺 , 步凯 , 王伟 , 于新军 , 王琴 , 曹荣荣
Abstract: 本发明实施例公开了一种神经形态计算测评装置，神经形态计算测评装置包括忆阻器阵列测评电路与忆阻器阵列，所述忆阻器阵列测评电路包括主控制器、信号施加子电路、写权值子电路、读权值子电路及开关矩阵；所述开关矩阵分别与所述主控制器及所述忆阻器阵列连接，且所述主控制器还分别通过所述写权值子电路、所述信号施加子电路、所述读权值子电路与所述开关矩阵连接。神经形态计算测评装置能够对忆阻器阵列中每一个忆阻器的阻值进行精确调控与读取。实现忆阻器阵列阻值的精确调制，提高神经形态计算的精度，进而使得本申请的神经形态计算测评装置能够适用更多种类的忆阻器阵列的测试、训练及神经形态的计算。
-
公开(公告)号：CN114721622B
公开(公告)日：2024-07-30
申请号：CN202210450982.9
申请日：2022-04-26
Applicant: 中国人民解放军国防科技大学
Inventor： 王义楠 , 李清江 , 王伟 , 傅星智 , 王伟贺 , 李智炜 , 徐晖 , 刁节涛 , 陈长林 , 刘森 , 宋兵 , 刘海军 , 于红旗 , 王玺 , 步凯 , 王琴 , 曹荣荣
Abstract: 本申请提供了一种基于忆阻器的加法器、驱动方法及电子设备，其中，基于忆阻器的加法器包括：1T1R阵列、N个外围电路，所述1T1R阵列包括依次设置的第一1T1R子阵列、第二1T1R子阵列、第三1T1R子阵列、第四1T1R子阵列、第五1T1R子阵列，所述第一1T1R子阵列、所述第二1T1R子阵列、所述第三1T1R子阵列、所述第四1T1R子阵列分别包括N个1T1R单元，所述第五1T1R子阵列包括N+1个1T1R单元，各1T1R单元包括忆阻器及MOS管。通过本申请提供的基于忆阻器的加法器，可以实现计算结果非易失，通过CCAU实现进位操作，减少了计算时延，此外，加法器的主体面积较小并且易于集成。
-
公开(公告)号：CN118397295A
公开(公告)日：2024-07-26
申请号：CN202410584292.1
申请日：2024-05-11
Applicant: 中国人民解放军国防科技大学
Inventor： 王义楠 , 陈长林 , 李智炜 , 吴家栋 , 李清江 , 于红旗 , 刘海军 , 刘森 , 宋兵 , 王玺 , 王伟 , 曹荣荣 , 孙毅 , 徐晖 , 刁节涛 , 步凯 , 李楠 , 孙振源
Abstract: 本申请涉及基于残差脉冲神经网络的目标识别方法、装置和设备，通过将获取的输入图像输入到设计的轻量级的目标识别网络中，由脉冲编码层首先对输入图像进行脉冲编码得到脉冲特征图，然后通过主干网络从脉冲特征图中提取不同尺寸和层次结构的主干特征图，最后通过有三路不同独立预测分支的检测头从主干网络中选择不同的主干特征图与检测头的中间特征图融合，使用融合后的特征图进行预测输出，并对预测结果使用非极大值抑制法进行筛选与过滤得到输入图像的目标识别结果，大幅提高了小目标识别与检测性能。
-
公开(公告)号：CN118016124A
公开(公告)日：2024-05-10
申请号：CN202410157632.2
申请日：2024-02-04
Applicant: 中国人民解放军国防科技大学
Inventor： 陈长林 , 李清江 , 王义楠 , 杨为平 , 徐晖 , 刘森 , 刘海军 , 于红旗 , 王伟 , 李智炜 , 宋兵 , 步凯 , 王琴 , 曹荣荣 , 王玺 , 李楠 , 刁节涛
IPC: G11C13/00
Abstract: 本申请涉及忆阻器阵列列电流读出电路及装置，提出了一种新颖的基于电流补偿和积分时间采样的列电流读出电路来量化RRAM阵列中的乘累加列电流。其核心构思是将列电流进行稳定、补偿和镜像后对一个小的积分电容充电，随后利用多个彼此之间的延时被精确设计过的时钟信号对积分跳变信号进行采样，最后将采样结果直接编码为数字量实现读出。并且，此电路采用了一个电流补偿机制来消除高阻值的RRAM单元对电流读出精度的影响，从而实现在低阻值开关比的RRAM阵列中的精确读出，满足了合适精度的高速低功耗面积小的读电路需求。
-
公开(公告)号：CN117976027A
公开(公告)日：2024-05-03
申请号：CN202410152292.4
申请日：2024-02-03
Applicant: 中国人民解放军国防科技大学
Inventor： 王义楠 , 李清江 , 徐晖 , 刘桂青 , 李智炜 , 刘森 , 宋兵 , 陈长林 , 刘海军 , 王伟 , 刁节涛 , 于红旗 , 王玺 , 曹荣荣 , 步凯 , 孙毅 , 孙振源 , 朱城和 , 于新军
Abstract: 本申请涉及忆阻器单器件反向写操作测试电路与方法，通过采用上述脉冲发生卡、阵列卡和信号采集卡构成的测试电路，在对被测的忆阻器阵列进行单器件反向写测试时，可以首先配置好脉冲发生卡的写脉冲信号参数、栅压控制脉冲参数，然后配置好阵列卡的各开关矩阵，以使选中的源线接写脉冲信号，未选中的列处于浮空状态，选中的位线接信号采集卡的ADC采集信号采集端，其它的未选中的位线也接写脉冲信号。解决了反向写操作的过程中相互串扰影响权值的问题，有效提高忆阻器单器件反向写操作的测试效果。
-
-
-
-
-
-
-
-
-
Search Results
84
records
(took 0.08 seconds)
