-
公开(公告)号：CN113094204A
公开(公告)日：2021-07-09
申请号：CN202011078878.9
申请日：2020-10-10
Applicant: 三星电子株式会社
IPC: G06F11/10
Abstract: 提供了纠错电路、存储器控制器和存储器系统。存储器控制器包括纠错电路和用于控制纠错电路的中央处理器(CPU)。纠错电路包括纠错码(ECC)解码器和用于存储奇偶校验矩阵的存储器。ECC解码器对从存储器模块读取的码字执行ECC解码以：(i)生成第一校正子和第二校正子，(ii)基于第一校正子和第二校正子生成与码字中的错误的类型相关联的解码模式标志，(iii)基于解码模式标志在第一解码模式和第二解码模式中的一个解码模式下操作，以及(iv)选择性地纠正码字中的一个或多个符号错误或与多个数据芯片中的一个数据芯片相关联的芯片错误。
-
公开(公告)号：CN113035261A
公开(公告)日：2021-06-25
申请号：CN202010780870.0
申请日：2020-08-06
Applicant: 三星电子株式会社
Abstract: 公开了半导体存储器装置和存储器系统。所述半导体存储器装置包括存储器单元阵列和包括纠错码(ECC)引擎的接口电路。存储器单元阵列包括多个易失性存储器单元、正常单元区域和奇偶校验单元区域。在写入操作中，接口电路从外部装置接收主数据和第一奇偶校验数据，并且将主数据存储在正常单元区域中，将第一奇偶校验数据存储在奇偶校验单元区域中，第一奇偶校验数据基于第一ECC生成。在读取操作中，接口电路基于第一奇偶校验数据使用第二纠错码对主数据执行纠错码解码，以校正主数据中的第一类型的错误。第二纠错码具有与第一纠错码的奇偶校验矩阵相同的奇偶校验矩阵。
-
公开(公告)号：CN105390162B
公开(公告)日：2021-02-19
申请号：CN201510524223.2
申请日：2015-08-24
Applicant: 三星电子株式会社
IPC: G11C29/42
Abstract: 本发明提供了一种纠错解码器的操作方法、一种存储装置和一种纠错解码器的低密度奇偶校验方法。所述纠错解码器的操作方法包括步骤：接收数据；设置各可变节点的初始对数似然值；以及通过利用与选择的可变节点关联的最小值和最小候选值更新选择的可变节点的对数似然值来解码接收到的数据。最小值指示与选择的可变节点共享校验节点并包括选择的可变节点的各第一可变节点的对数似然值的绝对值的最小的值。最小候选值指示从第一可变节点中比对应于所述最小值的那一个节点更晚选择的各第二可变节点的对数似然值的绝对值中的大于所述最小值且最小的值。
-
公开(公告)号：CN110827912A
公开(公告)日：2020-02-21
申请号：CN201910724921.5
申请日：2019-08-06
Applicant: 三星电子株式会社
Abstract: 单独控制多个存储器单元的存储器控制器的操作方法包括：基于多个控制信号从多个存储器单元读取各个分段；基于分段产生输出码字；对输出码字执行纠错解码；当纠错解码的结果指示成功时，基于纠错解码的结果更新分别与多个存储器单元相对应的多个累积错误模式信息中的至少一个；以及当纠错解码的结果指示失败时，基于多个累积错误模式信息中的至少一个来调节多个控制信号中的至少一个。
-
公开(公告)号：CN110795271A
公开(公告)日：2020-02-14
申请号：CN201910583884.0
申请日：2019-07-01
Applicant: 三星电子株式会社
Abstract: 一种纠错电路接收包括用户数据和奇偶校验码的码字，并对用户数据执行纠错操作。该电路包括第一缓冲器、解码器、第二缓冲器和处理器。第一缓冲器存储码字并顺序地输出通过划分码字而获得的子组数据。解码器针对从第一缓冲器接收的每个子组数据生成完整性数据，并使用奇偶校验码对用户数据执行纠错操作。第二缓冲器顺序地存储针对每个子组数据的完整性数据。当在第二缓冲器中更新至少一个完整性数据时，处理器基于存储在第二缓冲器中的完整性数据确定在码字中是否存在错误。
-
Patent Agency Ranking
-
公开(公告)号：CN107634764A
公开(公告)日：2018-01-26
申请号：CN201710590347.X
申请日：2017-07-19
Applicant: 三星电子株式会社
IPC: H03M13/11
CPC classification number: G06F11/1068 , G06F11/1012 , G11C29/52 , H03M13/1111 , H03M13/3723 , H03M13/6325
Abstract: 本申请提供一种解码器和包括该解码器的存储控制器。该解码器包括：通道映射器，其配置为基于硬判决信息和软判决信息生成多个通道接收值；强错误检测器，其配置为使用多个校验节点消息和通道接收值确定强错误是否发生，并且根据确定结果校正通道接收值以产生经校正的通道接收值；变量节点单元，其配置为使用校验节点消息和经校正的通道接收值产生多个变量节点消息；以及校验节点单元，其配置为使用变量节点消息产生校验节点消息。变量节点单元包括多个变量节点，并且校验节点单元包括多个校验节点。
-
公开(公告)号：CN103377694B
公开(公告)日：2018-01-23
申请号：CN201310136844.4
申请日：2013-04-19
IPC: G11C11/4063
CPC classification number: G06F11/1068 , G06F11/1072 , G11C7/1006 , G11C11/5628 , G11C16/0483 , G11C29/56004 , G11C29/56008 , G11C2211/5641 , H03M13/13
Abstract: 非易失性存储设备控制器的操作方法包括：通过信息位的极性编码产生码字；读取映射图案；通过映射图案的重复产生重复映射图案；以及基于所述重复映射图案将码字的每一位映射到非易失性存储设备的多位数据的特定位上。
-
公开(公告)号：CN103824599A
公开(公告)日：2014-05-28
申请号：CN201310575217.0
申请日：2013-11-15
Applicant: 三星电子株式会社
IPC: G11C29/42
CPC classification number: G06F11/1048 , G06F11/1076 , G06F11/1435 , G06F12/0804 , G06F12/0868 , H03M13/09 , H03M13/2942
Abstract: 公开了存储器控制器的部分数据改变方法、用于在存储器装置的部分数据被改变时生成新奇偶性的存储器控制器、存储器系统、以及操作存储器控制器以更新奇偶性信息的方法。一种存储器控制器的部分数据改变方法包括：从主机接收改变部分数据的请求；计算从所述主机提供的新数据与所述旧数据之间的数据差异；利用所述数据差异和从所述存储器装置读取的旧奇偶性来计算新奇偶性；以及将所述新数据和所述新奇偶性存储在所述存储器装置处。
-
公开(公告)号：CN103377694A
公开(公告)日：2013-10-30
申请号：CN201310136844.4
申请日：2013-04-19
Applicant: 三星电子株式会社 , 浦项工科大学校产学协力团
IPC: G11C11/4063
CPC classification number: G06F11/1068 , G06F11/1072 , G11C7/1006 , G11C11/5628 , G11C16/0483 , G11C29/56004 , G11C29/56008 , G11C2211/5641 , H03M13/13
Abstract: 非易失性存储设备控制器的操作方法包括：通过信息位的极性编码产生码字；读取映射图案；通过映射图案的重复产生重复映射图案；以及基于所述重复映射图案将码字的每一位映射到非易失性存储设备的多位数据的特定位上。
-
-
-
-
-
-
-
-
-
Search Results
70
records
(took 0.042 seconds)
