公开(公告)号：CN102804153B

公开(公告)日：2016-05-25

申请号：CN201180010180.6

申请日：2011-02-14

Applicant: ARM有限公司

Inventor： 理查德·罗伊·格里森思怀特

IPC: G06F12/1009 ,  G06F12/14

CPC classification number: G06F12/145 ,  G06F12/1009

Abstract: 一种数据处理设备(2)设置有操作在一个或多个安全模式(40)和一个或多个非安全模式(42)中的处理电路(8)。当操作在非安全模式中时，存储器的一个或多个区域是不可访问的。存储器管理单元(24)响应于页表数据而管理对包括安全存储器(22)和非安全存储器(6)的存储器的访问。当操作在安全模式中的一个中时，使用安全模式页表数据(36，38)。在安全模式页表数据的页表层次结构内的页表条目包括表安全字段(68，72)，其指示由该页表条目所指向的另一页表是存储在安全存储器(22)内还是非安全存储器(6)内。如果与存储器访问相关联的页表中的任一者存储在非安全存储器(6)内，则用表属性位NST来标记该存储器访问，该表属性位NST指示该存储器访问应被视为是非安全的。

公开(公告)号：CN103282876B

公开(公告)日：2016-02-03

申请号：CN201180049212.3

申请日：2011-09-29

Applicant: ARM有限公司

Inventor： 西蒙·约翰·克拉斯克 ,  理查德·罗伊·格里森思怀特 ,  奈杰尔·约翰·斯蒂芬斯

IPC: G06F9/30 ,  G06F9/38

CPC classification number: G06F9/30003 ,  G06F9/30072 ,  G06F9/30094 ,  G06F9/3842

Abstract: 揭示一种数据处理设备、方法以及计算机程序，其对诸如寄存器之类的一个数据元素执行操作并然后有条件地选择该寄存器或未被执行操作的另一寄存器。设备包含：指令解码器，被配置为解码至少一个条件选择指令，该至少一个条件选择指令指定主要源寄存器、次要源寄存器、目的地寄存器、条件以及要对来自次要源寄存器的数据元素执行的操作；数据处理器，被配置为执行由指令解码器控制的数据处理操作，其中：数据处理器响应经解码的至少一个条件选择指令以及具有预定结果的条件，对来自次要源寄存器的数据元素执行操作以形成结果数据元素，并且将该结果数据元素存储在目的地寄存器中；并且数据处理器响应经解码的至少一个条件选择指令以及不具有预定结果的条件，从来自主要寄存器的数据元素形成结果数据元素，并将该结果数据元素存储在目的地寄存器中。

公开(公告)号：CN104956342A

公开(公告)日：2015-09-30

申请号：CN201380071716.4

申请日：2013-02-05

Applicant: ARM有限公司

Inventor： 理查德·罗伊·格里森思怀特 ,  西蒙·约翰·克拉斯克 ,  安东尼·约翰·古达克

IPC: G06F12/14

CPC classification number: G06F3/0622 ,  G06F3/0637 ,  G06F3/0664 ,  G06F3/0683 ,  G06F9/45545 ,  G06F9/45558 ,  G06F12/1425 ,  G06F12/1483 ,  G06F12/1491 ,  G06F2009/45583 ,  G06F2009/45587

Abstract: 向处理器(20)提供第一存储器保护单元(38)和第二存储器保护单元(40)，其中第一存储器保护单元应用第一组许可，第二存储器保护单元应用第二组许可。存储器访问将仅在第一组许可和第二组许可都被满足时被许可。处理器还包括用于从虚拟地址VA转换到物理地址PA的存储器管理单元(42)。在选择位的控制下，第一存储器保护单元(38)和存储器管理单元(42)中可选的一者在任何给定时间是活跃的，选择位由在比客户操作系统执行所处的异常级别有更高特权的异常级别处执行的超管理程序(2)设置。

公开(公告)号：CN102576341B

公开(公告)日：2015-05-27

申请号：CN201080046965.4

申请日：2010-10-12

Applicant: ARM有限公司

Inventor： 皮特·安德鲁·里奥克勒 ,  布鲁斯·詹姆斯·梅休森 ,  克里斯多芬·威廉姆·莱科克 ,  理查德·罗伊·格里森思怀特

IPC: G06F13/40 ,  G06F13/16

CPC classification number: G06F13/362 ,  G06F13/1621 ,  G06F13/1689 ,  G06F13/364

Abstract: 公开了一种用于通过一互连发出事务请求至接收装置的启动装置。该启动装置包括：至少一个端口，用于从该互连接收请求和向该互连发出请求；阻隔产生器，用于产生阻隔事务请求，其向互连表明，应当通过不允许针对阻隔事务请求在事务请求流中对发生在阻隔事务请求之前的至少一些事务请求进行重排序，来维持经过互连的事务请求流内的至少一些事务请求的排序；其中响应于对查询事务请求的至少一个子集的进度的同步请求的接收，启动装置作出响应来执行事务请求的至少一个子集中任何未决的事务请求、在阻隔产生器处产生阻隔事务请求、通过至少一个端口向互连发出阻隔事务请求并且响应于接收到对阻隔事务请求的响应而发出确认信号作为对同步请求的响应。

公开(公告)号：CN102782671B

公开(公告)日：2015-04-22

申请号：CN201180012204.1

申请日：2011-02-17

Applicant: ARM有限公司

Inventor： 彼得·理查德·格林哈尔格 ,  理查德·罗伊·格里森思怀特

IPC: G06F15/167

CPC classification number: G06F9/5088 ,  G06F1/3293 ,  G06F9/5094 ,  Y02D10/122 ,  Y02D10/22 ,  Y02D10/32 ,  Y02D50/20

Abstract: 本发明提供了一种数据处理装置和方法，用于在两个处理电路之间切换工作量的执行。该数据处理装置具有在体系结构上与第二处理电路兼容的第一处理电路，但是第一处理电路在微体系结构上不同于第二处理电路。在任意时间点处，由至少一个应用和用于运行该应用的至少一个操作系统构成的工作量被第一处理电路和第二处理电路中的一个执行。切换控制器响应于转移激励执行移交操作以将对工作量的执行从源处理电路转移到目标处理电路，所述源处理电路是所述第一和第二处理电路中的一个并且所述目标处理电路是所述第一和第二处理电路中的另外一个。在移交操作期间，切换控制器使得源处理电路使其当前体系结构状态可用于目标处理电路，所述当前体系结构状态是在移交操作被起动时从在第一和第二处理电路之间共享的共享存储器那里不可获得的并且对于目标处理电路成功接管对来自源处理电路的工作量的执行所必需的状态。此外，切换控制器将预定的处理器专用配置信息对所述至少一个操作系统屏蔽起来，以使得工作量的转移对所述至少一个操作系统而言是透明的。这种方法被发现能够产生很大的能量消耗优势，同时避免与为操作系统提供用于在处理电路之间切换应用的功能相关联的复杂度。

公开(公告)号：CN103430158A

公开(公告)日：2013-12-04

申请号：CN201280013329.0

申请日：2012-02-03

Applicant: ARM有限公司

Inventor： 迈克尔·约翰·威廉姆斯 ,  理查德·罗伊·格里森思怀特

IPC: G06F11/36

CPC classification number: G06F11/2236 ,  G06F11/3632

Abstract: 本发明公开一种用于诊断处理指令流的处理器的方法和设备。方法包括：(i)控制所述处理器以单步骤模式执行，从而来自所述指令流的单个指令被执行，所述处理器判定所述单个指令是否为至少一种预定类型中的一种的指令并且在数据储存位置处储存类型指示符，并且在所述处理器已处理所述单个指令之后发生诊断异常；(ii)在所述诊断异常之后执行诊断操作，包括：访问储存于所述数据储存位置中的所述类型指示符；以及(iiia)响应于指示所述单个指令并非所述预定类型中的一种的所述类型指示符，控制所述处理器继续以所述单步骤模式执行指令，从而在从所述诊断异常返回之后执行下一单个指令；(iiib)响应于指示所述单个指令为所述至少一种预定类型中的一种的所述类型指示符，控制所述处理器退出所述单步骤模式并且不执行作为后面跟随着诊断异常的单个指令的所述指令流内的下一指令。

公开(公告)号：CN103098020A

公开(公告)日：2013-05-08

申请号：CN201180014383.2

申请日：2011-02-16

Applicant: ARM有限公司

Inventor： 理查德·罗伊·格里森思怀特 ,  戴维·詹姆斯·西尔

IPC: G06F9/30 ,  G06F9/318 ,  G06F9/38

CPC classification number: G06F9/30112 ,  G06F9/30123 ,  G06F9/30138 ,  G06F9/30174 ,  G06F9/30189 ,  G06F9/30196 ,  G06F9/384 ,  G06F9/3863

Abstract: 本发明提供一种处理器（4），其支持指定32位架构寄存器的第一指令集及指定64位架构寄存器的第二指令集。对这种指令集中的每一者呈现其自身架构寄存器组以供其使用。呈现给所述第一指令集的所述第一组寄存器与呈现给此第二指令集的所述第二组寄存器之间具有一对一映射关系。提供于硬件中的所述寄存器为64位寄存器。在一些实施例中，当执行所述第一指令集的程序指令时，仅访问且操纵这种64位寄存器的最低有效部分，并且所述寄存器的剩余最高有效部分保持不变。将在所述第一指令集的指令内的寄存器指定字段与当前异常模式一起译码，以判定将使用哪一个架构寄存器，而所述第二指令集在不依赖异常模式的情况下使用寄存器指定字段来判定将使用哪一个架构寄存器。

公开(公告)号：CN103052942A

公开(公告)日：2013-04-17

申请号：CN201180038097.X

申请日：2011-06-13

Applicant: ARM有限公司

Inventor： 理查德·罗伊·格里森思怀特

IPC: G06F9/312 ,  G06F9/318 ,  G06F9/38

CPC classification number: G06F9/30043 ,  G06F9/3004 ,  G06F9/30134 ,  G06F9/3824

Abstract: 数据处理系统（2）包括：堆栈指针寄存器（26、28、30、32），该堆栈指针寄存器存储用在对于堆栈数据储存装置（44、46、48、50）的堆栈存取操作中的堆栈指针值。被选择性地停用的堆栈对齐查核电路（36）可被提供，用以查核与堆栈存储器存取相关联的堆栈指针值的存储器地址对齐。堆栈对齐查核电路（36）的动作独立于就所有的存储器存取而执行的任何进一步的其他对齐查核。因此，可提供通用对齐查核电路（38），并可就任何的存储器存取对该通用对齐查核电路（38）独立地选择性停用。

公开(公告)号：CN102804134A

公开(公告)日：2012-11-28

申请号：CN201180014331.5

申请日：2011-02-28

Applicant: ARM有限公司

Inventor： 理查德·罗伊·格里森思怀特

IPC: G06F9/30 ,  G06F9/318 ,  G06F9/38

CPC classification number: G06F9/3861 ,  G06F9/30101 ,  G06F9/30189

Abstract: 处理电路（4）具有用于处理异常事件的多个异常状态EL0-EL3，该异常状态包括基本级别异常状态EL0及至少一个进一步级别异常状态EL1-EL3。每个异常状态具有相应的堆栈指针，其指示相应的堆栈数据储存器（35）在所述存储器中的所处位置。当该处理电路处于基本级别异常状态EL0中时，堆栈指针选择电路（40）将该基本级别堆栈指针选作指示当前堆栈数据储存器的当前堆栈指针，以供该处理电路（4）使用。当该处理电路（4）处于进一步的异常状态中时，该堆栈指针选择电路（40）将对应于所述当前进一步级别异常状态的所述基本级别堆栈指针或所述进一步级别堆栈指针选作当前堆栈指针。

公开(公告)号：CN102792285A

公开(公告)日：2012-11-21

申请号：CN201180010468.3

申请日：2011-02-08

Applicant: ARM有限公司

Inventor： 理查德·罗伊·格里森思怀特

IPC: G06F12/10

CPC classification number: G06F12/10 ,  G06F12/1009 ,  G06F2212/651

Abstract: 内存地址转换电路(14)使用储存在转换表(28、32、36、38、40、42)层级中的转换数据，执行由上而下页表移走操作以将虚拟内存地址VA转换为物理内存地址PA。页大小变量S被用于控制内存地址转换电路(14)以使用物理内存地址、虚拟内存地址及转换表的不同大小S的页进行操作。这些不同大小可全部为4kB或全部为64kB。该系统可支持多个虚拟机运行环境。如同相关联超管理器(62)设定其页大小一样，这些虚拟机运行环境可独立地设定其自身的页大小变量。