公开(公告)号：CN107710409B

公开(公告)日：2021-04-20

申请号：CN201680038146.2

申请日：2016-07-22

Applicant: 株式会社电装

Inventor： 田边广光 ,  河野宪司

IPC: H01L27/04 ,  H01L21/336 ,  H01L29/739 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

Abstract: 一种半导体装置，在具有第1主面(50a)及其背面的第2主面(50b)的半导体基板(50)中，一并设置有具有集电极区域(14)的IGBT单元(10)、和具有阴极区域(22)的二极管单元(20)，在漂移区域(17)中具备第1缺陷层(15a)和第2缺陷层(15b)。在漂移区域中，在将由界面(Pb)和平面(Pc)包围的区域定义为边界区域时，二极管单元形成为，使漂移区域的第1主面侧的表面之中边界区域所占的面积S、与二极管单元所占的面积SDI满足SDI>S的关系，其中，上述界面(Pb)是IGBT单元和二极管单元的与第1主面正交的界面，上述平面(Pc)是穿过作为集电极区域与阴极区域的边界的、沿着集电极区域的漂移区域的界面的边界线、并与第1主面以角度45度交叉的平面。

公开(公告)号：CN110998810A

公开(公告)日：2020-04-10

申请号：CN201880048889.7

申请日：2018-07-26

Applicant: 株式会社电装

Inventor： 河野宪司

IPC: H01L21/337 ,  H01L21/338 ,  H01L29/06 ,  H01L29/78 ,  H01L29/808 ,  H01L29/812

Abstract: 具备JFET(10)、MOSFET(20)、以及配置在JFET(10)的栅极电极(13)与MOSFET(20)的源极电极(21)之间的JFET用调整电阻(42)，JFET(10)的源极电极(11)和MOSFET(20)的漏极电极(22)电连接，从而JFET(10)和MOSFET(20)被级联连接。并且，JFET用调整电阻(42)具有接通动作用的第1电阻电路(421)及断开动作用的第2电阻电路(422)。

公开(公告)号：CN106133889B

公开(公告)日：2019-09-06

申请号：CN201580015532.5

申请日：2015-01-29

Applicant: 株式会社电装

Inventor： 河野宪司

IPC: H01L21/336 ,  H01L27/04 ,  H01L29/739 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

Abstract: 一种半导体装置，具备半导体基板(10)，该半导体基板具有漂移层(11)、形成于漂移层的表层部的基极层(12)、以及形成于漂移层之中的与基极层侧的相反侧的集电极层(21)及阴极层(22)；半导体基板之中的作为IGBT元件来动作的IGBT区域(1a)与作为二极管元件来动作的二极管区域(1b)交替地重复形成，在二极管区域的表层部形成有损伤区域(24)，IGBT区域与二极管区域通过集电极层与阴极层的边界被划分，在IGBT区域的表层部，在与二极管区域的边界侧的部分，沿着半导体基板的面方向形成有半导体基板的厚度以上的损伤区域，在比边界侧的部分靠内缘侧的部分没有形成所述损伤区域。

公开(公告)号：CN107710409A

公开(公告)日：2018-02-16

申请号：CN201680038146.2

申请日：2016-07-22

Applicant: 株式会社电装

Inventor： 田边广光 ,  河野宪司

IPC: H01L27/04 ,  H01L21/336 ,  H01L29/739 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

CPC classification number: H01L27/0664 ,  H01L21/221 ,  H01L27/0727 ,  H01L29/1095 ,  H01L29/32 ,  H01L29/739 ,  H01L29/7391 ,  H01L29/7397 ,  H01L29/78

Abstract: 一种半导体装置，在具有第1主面(50a)及其背面的第2主面(50b)的半导体基板(50)中，一并设置有具有集电极区域(14)的IGBT单元(10)、和具有阴极区域(22)的二极管单元(20)，在漂移区域(17)中具备第1缺陷层(15a)和第2缺陷层(15b)。在漂移区域中，在将由界面(Pb)和平面(Pc)包围的区域定义为边界区域时，二极管单元形成为，使漂移区域的第1主面侧的表面之中边界区域所占的面积S、与二极管单元所占的面积SDI满足SDI>S的关系，其中，上述界面(Pb)是IGBT单元和二极管单元的与第1主面正交的界面，上述平面(Pc)是穿过作为集电极区域与阴极区域的边界的、沿着集电极区域的漂移区域的界面的边界线、并与第1主面以角度45度交叉的平面。

公开(公告)号：CN107534042A

公开(公告)日：2018-01-02

申请号：CN201680024918.7

申请日：2016-06-10

Applicant: 富士电机株式会社 ,  株式会社电装

Inventor： 吉田崇一 ,  田村正树 ,  河野宪司 ,  田边広光

IPC: H01L27/04 ,  H01L21/329 ,  H01L21/336 ,  H01L21/8234 ,  H01L27/06 ,  H01L27/088 ,  H01L29/739 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

Abstract: 在n‑半导体基板的正面侧，从IGBT部(21)遍及FWD部(22)设有p基层(2)，由沟槽(3)、栅氧化膜(4)和栅电极(5)构成的沟槽栅，以及发射电极(8)。被夹在相邻的沟槽(3)之间的p基层(2)中的具有n+发射区(6)的p基层(2)为IGBT发射极部(31)，不具有n+发射区(6)的p基层(2)为FWD阳极部(32)。n+阴极区(12)的短边方向宽度L12比FWD阳极部(32)的短边方向宽度L32窄。FWD阳极部(32)的短边方向宽度L32与n+阴极区(12)的短边方向宽度L12的差值ΔL1为50μm以上。由此，能够提供减小正向压降，并且抑制反向恢复时的波形振动，且具有软恢复特性的半导体装置。

公开(公告)号：CN106133889A

公开(公告)日：2016-11-16

申请号：CN201580015532.5

申请日：2015-01-29

Applicant: 株式会社电装

Inventor： 河野宪司

IPC: H01L21/336 ,  H01L27/04 ,  H01L29/739 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

Abstract: 一种半导体装置，具备半导体基板(10)，该半导体基板具有漂移层(11)、形成于漂移层的表层部的基极层(12)、以及形成于漂移层之中的与基极层侧的相反侧的集电极层(21)及阴极层(22)；半导体基板之中的作为IGBT元件来动作的IGBT区域(1a)与作为二极管元件来动作的二极管区域(1b)交替地重复形成，在二极管区域的表层部形成有损伤区域(24)，IGBT区域与二极管区域通过集电极层与阴极层的边界被划分，在IGBT区域的表层部，在与二极管区域的边界侧的部分，沿着半导体基板的面方向形成有半导体基板的厚度以上的损伤区域，在比边界侧的部分靠内缘侧的部分没有形成所述损伤区域。

公开(公告)号：CN102867846B

公开(公告)日：2015-06-17

申请号：CN201210230031.7

申请日：2012-07-04

Applicant: 株式会社电装

Inventor： 都筑幸夫 ,  河野宪司 ,  田边广光

IPC: H01L29/36 ,  H01L29/739

CPC classification number: H01L29/7397 ,  H01L29/0696 ,  H01L29/0834 ,  H01L29/1095 ,  H01L29/32 ,  H01L29/36 ,  H01L29/861

Abstract: 本发明公开了一种半导体器件，该半导体器件具有第一导电类型半导体衬底（10）、第二导电类型沟道区（13）和第二导电类型减薄区（18）。邻近于半导体衬底（10）的衬底表面（10a）形成沟道区（13）和减薄区（18）。此外，空穴阻挡层（19）形成在每个减薄区（18）中，以将减薄区（18）划分为邻近于衬底表面（10a）的第一部分（18a）和邻近于减薄区（18）的底部的第二部分（18b）。空穴阻挡层（19）的面密度小于或等于4.0×1012cm-2，以使得耗尽层能够穿通空穴阻挡层（19），由此限制击穿特性降低。

公开(公告)号：CN102832216B

公开(公告)日：2015-03-11

申请号：CN201210201479.6

申请日：2012-06-15

Applicant: 株式会社电装

Inventor： 都筑幸夫 ,  田边广光 ,  河野宪司

IPC: H01L27/06 ,  H01L29/739 ,  H01L29/861

CPC classification number: H01L21/263 ,  H01L29/1095 ,  H01L29/32 ,  H01L29/7397 ,  H01L29/861

Abstract: 半导体设备包括IGBT形成区域和二极管形成区域。IGBT形成区域包括用作IGBT的IGBT操作区段和不用作IGBT的减薄区段。IGBT操作区段包括沟道区域（4a），并且减薄区段包括第一阳极区域（4b）。二极管形成区域包括第二阳极区域（4d）。当将面密度定义为通过对沟道区域（4a）、第一阳极区域（4b）和第二阳极区域（4d）中的每一个区域中的第二导电型杂质的浓度分布曲线在深度方向上进行积分所计算的值时，沟道区域（4a）的面密度高于第一阳极区域（4b）的面密度和所述第二阳极区域（4d）的面密度。

公开(公告)号：CN103959473A

公开(公告)日：2014-07-30

申请号：CN201280059129.9

申请日：2012-10-09

Applicant: 株式会社电装

Inventor： 河野宪司 ,  天野伸治

IPC: H01L29/739 ,  H01L21/336 ,  H01L27/04 ,  H01L29/06 ,  H01L29/78

CPC classification number: H01L29/1095 ,  H01L21/263 ,  H01L29/0834 ,  H01L29/32 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/7802 ,  H01L29/861

Abstract: 在具有被配置为使电流在上电极(10)和下电极(11)之间流通的直立的半导体元件(100，200)的半导体器件中，场截止层(2)包含掺杂有磷或砷的磷/砷层(2a)和掺杂有质子的质子层(2b)。所述磷/砷层(2a)从半导体衬底的背侧起形成至预定的深度。所述质子层(2b)深于所述磷/砷层(2a)。所述质子层(2b)的杂质浓度在所述磷/砷层(2a)内部达到峰值并且在大于所述磷/砷层(2a)的深度逐渐地连续不断地减小。

公开(公告)号：CN101794778B

公开(公告)日：2012-01-04

申请号：CN201010104031.3

申请日：2010-01-27

Applicant: 株式会社电装

Inventor： 田边广光 ,  河野宪司 ,  都筑幸夫 ,  天野伸治

IPC: H01L27/06

CPC classification number: H01L29/0834 ,  H01L29/0615 ,  H01L29/1095 ,  H01L29/7397 ,  H01L29/861 ,  H01L2924/0002 ,  H03K2217/0027 ,  H01L2924/00

Abstract: 一种半导体器件包括具有第一表面(10a)和第二表面(10b)的半导体衬底(10)。主区域(11)和感测区域(13)形成于所述半导体衬底(10)的所述第一表面侧上。RC-IGBT形成于所述主区域(11)中，且用于传输与流经所述RC-IGBT的电流成比例的电流的感测元件(32)形成于所述感测区域(13)中。所述感测元件(32)的集电极区(24)和阴极区(25，27)形成于所述半导体衬底(10)的所述第二表面侧上。所述集电极区(24)在所述半导体衬底(10)的厚度方向上位于所述感测区域(13)的正下方。所述阴极区(25，27)在所述厚度方向上不是位于所述感测区域(13)的正下方。