公开(公告)号：CN106205707A

公开(公告)日：2016-12-07

申请号：CN201510239421.4

申请日：2015-05-12

Applicant: 株式会社东芝

Inventor： 菅野伸一

IPC: G11C16/14

Abstract: 根据一个实施例，一种存储器装置(5)包含非易失性存储器(24)、地址转换单元(25)、产生单元(27)及接收单元(30)。所述非易失性存储器(24)包含擦除单位区域。所述擦除单位区域中的每一者包含写入单位区域。所述地址转换单元写入数据的逻辑地址与指示所述写入数据在所述非易失性存储器(24)中的写入位置的物理地址相关的地址转换信息(32)。所述产生单元(27)产生指示写入到所述擦除单位区域的数据是有效数据还是无效数据的有效/无效信息(33)。所述接收单元(30)接收包含指示所述擦除单位区域中的待删除数据的逻辑地址的删除信息(34)。(25)产生使写入到所述非易失性存储器(24)的

公开(公告)号：CN102163179B

公开(公告)日：2015-05-06

申请号：CN201110038959.0

申请日：2011-02-16

Applicant: 株式会社东芝

Inventor： 浅野滋博 ,  吉井谦一郎 ,  福富和弘 ,  菅野伸一

IPC: G06F13/16 ,  G06F12/02

CPC classification number: G06F12/0246 ,  G06F2212/7205

Abstract: 本发明涉及半导体存储器装置。根据一个实施例，一种半导体存储器装置根据日志结构方法进行以下写入：响应于来自主机的写入具有特定的逻辑块地址的数据的请求而将数据写入半导体存储器元件，以及为了压缩而将有效数据写入所述半导体存储器元件。所述半导体存储器装置根据预定的比率调整响应于来自所述主机的请求的写入的频率和用于压缩的写入的频率。

公开(公告)号：CN101632068B

公开(公告)日：2015-01-14

申请号：CN200880008447.6

申请日：2008-12-25

Applicant: 株式会社东芝

Inventor： 矢野浩邦 ,  菅野伸一 ,  檜田敏克 ,  松崎秀则 ,  橘内和也 ,  浅野滋博

IPC: G06F12/00 ,  G06F3/06 ,  G06F3/08 ,  G06F12/02 ,  G06F12/04 ,  G06F12/08 ,  G11C16/02

CPC classification number: G06F3/0604 ,  G06F3/0616 ,  G06F3/0631 ,  G06F3/064 ,  G06F3/0656 ,  G06F3/0658 ,  G06F3/0679 ,  G06F3/0685 ,  G06F12/0246 ,  G06F12/0804 ,  G06F12/0866 ,  G06F2212/7201 ,  G06F2212/7202 ,  G06F2212/7203 ,  G06F2212/7209 ,  G11C11/5628

Abstract: 一种半导体存储装置包括：配置在易失性半导体存储器中的第一存储器区11、配置在非易失性半导体存储器中的第二和第三存储器区12和13、以及执行下面的处理的控制器10。控制器10执行：第一处理，用于通过第一单位将多个数据存储在所述第一存储器区中；第二处理，用于通过第一管理单位将从所述第一存储器区输出的数据存储在所述第二存储器区中；以及第三处理，用于通过第二管理单位将从所述第一存储器区输出的数据存储在所述第三存储器区中。

公开(公告)号：CN102436353B

公开(公告)日：2014-08-13

申请号：CN201110254447.8

申请日：2011-08-31

Applicant: 株式会社东芝

Inventor： 浅野滋博 ,  菅野伸一 ,  吉井谦一郎

IPC: G06F3/06

CPC classification number: G06F12/0246 ,  G06F12/1009 ,  G06F2212/7201 ,  G06F2212/7205

Abstract: 本发明涉及半导体存储器控制装置。根据一个实施例，在信息处理器请求时，半导体存储控制器将预定单位的数据段写入在半导体芯片的存储区内的擦除区域中的没有数据被写入的存储位置中。第三表以及作为其子集的第二表包括各自指示所述半导体芯片内的每个数据段的存储位置的物理地址。第一表包括指定第二表表目的信息或指定第三表表目的信息。所述半导体存储控制器将所述第一和第二表记录到易失性存储器中，或者将所述第一表记录到易失性存储器中且将所述第三表记录到非易失性存储器中。

公开(公告)号：CN102193748B

公开(公告)日：2014-01-01

申请号：CN201110048761.0

申请日：2011-03-01

Applicant: 株式会社东芝

Inventor： 福富和弘 ,  吉井谦一郎 ,  菅野伸一 ,  浅野滋博

IPC: G06F3/06 ,  G06F11/14 ,  G06F12/02

CPC classification number: G06F12/0246 ,  G06F3/0608 ,  G06F3/061 ,  G06F3/0611 ,  G06F3/0631 ,  G06F3/0638 ,  G06F3/064 ,  G06F3/0644 ,  G06F3/0659 ,  G06F3/0665 ,  G06F3/0679 ,  G06F3/0688 ,  G06F12/00 ,  G06F12/16 ,  G06F2212/1016 ,  G06F2212/214 ,  G06F2212/7202 ,  G06F2212/7205

Abstract: 本发明涉及控制器、数据存储装置以及程序产品。根据一个实施例，写指令单元指令数据存取单元在数据存储单元的由第一物理地址指示的存储区中写入写目标数据，指令管理信息存取单元更新地址转换信息，并指令第一存取单元更新所述第一物理地址。压缩单元提取压缩目标数据的物理地址，指令所述数据存取单元读取在所述数据存储单元的由所述物理地址指示的存储区中所存储的所述压缩目标数据，指令所述数据存取单元在所述数据存储单元的由第二物理地址指示的存储区中写入所述压缩目标数据，指令所述管理信息存取单元更新所述地址转换信息，并指令第二存取单元更新所述第二物理地址。

公开(公告)号：CN101763894B

公开(公告)日：2013-05-01

申请号：CN200910169039.5

申请日：2009-09-14

Applicant: 株式会社东芝

Inventor： 菅野伸一 ,  浅野滋博 ,  橘内和也 ,  矢野浩邦 ,  檜田敏克

IPC: G11C16/02 ,  G11C16/06

CPC classification number: G11C16/10 ,  G11C11/5628 ,  G11C16/105 ,  G11C2216/14

Abstract: 本发明涉及半导体存储装置和存储控制方法。一种半导体存储装置包括：第一存储单元，其具有作为数据写入区域的多个第一块；指令单元，其发出将数据写入所述第一块中的写入指令；转换单元，其参考转换表将输入数据的外部地址转换成在所述第一块中的存储位置，在所述地址转换表中所述数据的外部地址与所述第一块中的所述数据的所述存储位置相关联；以及判断单元，其基于所述输入数据的所述存储位置而判断所述第一块中的任何块是否存储有效数据，其中当所述第一块中的任何块没有存储所述有效数据时，所述指令单元发出将数据写入其中没有存储所述有效数据的所述第一块中的写入指令。

公开(公告)号：CN101622603B

公开(公告)日：2012-11-28

申请号：CN200880006654.8

申请日：2008-07-17

Applicant: 株式会社东芝

Inventor： 菅野伸一 ,  内川浩典

IPC: G06F11/10

CPC classification number: H03M13/2906 ,  G06F11/10 ,  G06F11/1004 ,  G06F11/1008 ,  G06F11/1068 ,  G06F13/1673 ,  G06F13/4068 ,  G11C29/52 ,  H03M13/03 ,  H03M13/29 ,  H03M13/35 ,  H03M13/6561 ,  Y02D10/14 ,  Y02D10/151

Abstract: 一种半导体存储器件包括：多个检测码产生器，被配置为分别产生多个检测码以检测多个数据项中的错误；多个第一校正码产生器，被配置为分别产生多个第一校正码以校正多个第一数据块中的错误，第一数据块中的每一个包括数据项和相应的检测码之一；第二校正码产生器，被配置为产生第二校正码以校正第二数据块中的错误，第二数据块包括第一数据块；和半导体存储器，被配置为非易失性地存储第二数据块、第一校正码和第二校正码。

公开(公告)号：CN101622607B

公开(公告)日：2012-10-31

申请号：CN200880006364.3

申请日：2008-09-22

Applicant: 株式会社东芝

Inventor： 檜田敏克 ,  菅野伸一 ,  矢野浩邦 ,  橘内和也 ,  浅野滋博 ,  矢野纯二

IPC: G06F12/16 ,  G06F12/00 ,  G11C16/02 ,  G11C16/04 ,  G11C16/06

CPC classification number: G06F11/1412 ,  G06F11/1068 ,  G06F11/1402 ,  G06F12/02 ,  G11C16/0483 ,  G11C16/3418 ,  G11C16/3431

Abstract: 本发明提供一种半导体存储装置作为可以有效地执行刷新操作的半导体存储装置，其包括：非易失性半导体存储器，其按块来存储数据，所述块为数据擦除的单位；以及控制单元，其监控存储在选自所述块的受监控块中的数据的错误计数，并且刷新在其中所述错误计数等于或大于阈值的受监控块中的数据。

公开(公告)号：CN101652762B

公开(公告)日：2012-08-29

申请号：CN200880006649.7

申请日：2008-09-08

Applicant: 株式会社东芝

Inventor： 菅野伸一 ,  矢野浩邦 ,  檜田敏克 ,  橘内和也 ,  矢野纯二

IPC: G06F12/16

CPC classification number: G11C16/349 ,  G06F11/1068 ,  G06F12/0246 ,  G06F2212/7211 ,  G11C16/16 ,  G11C29/76

Abstract: 一种存储器系统包括：非易失性存储器，包含多个块作为数据擦除单位；测量单元，用来测量每个块中的数据被擦除时的擦除时间；块控制器，它具有块表，该表将每个块的指示自由状态和使用状态之一的状态值与其所述擦除时间联系起来；探测器，用来探测在短时间内共同地进行了重写的块；第一选择器，基于所述块表中的信息选择具有较早擦除时间的自由块作为第一块；第二选择器，基于所述块表中的信息选择具有较早擦除时间的使用中的块作为第二块；以及均衡单元，用来在所述第一块包含在由所述探测器所探测到的块中时将所述第二块中的数据移动到所述第一块中。

公开(公告)号：CN1700601B

公开(公告)日：2010-10-13

申请号：CN200510072637.2

申请日：2005-05-17

Applicant: 株式会社东芝

Inventor： 大根田拓 ,  菅野伸一 ,  樽家昌也 ,  宮本幸昌 ,  小川陆

IPC: H03K19/173

CPC classification number: G06F1/3203 ,  G06F1/08 ,  G06F1/324 ,  G06F1/3296 ,  Y02D10/126 ,  Y02D10/172

Abstract: 可编程逻辑电路是基于电路数据的可变电路组件。电路数据存储器存储多个电路数据和性能要求。特性数据存储器存储每个可编程逻辑电路的特性数据。控制单元计算多个可编程逻辑电路的最小电压以执行基于性能要求的多个电路数据，并有选择地将多个电路数据分配给多个可编程逻辑电路以便使分配给每个可编程逻辑电路的电路数据的性能要求落在最小电压下可编程逻辑电路的工作范围之内。提供单元为多个可编程逻辑电路提供最小电压。