-
公开(公告)号：CN101276278B
公开(公告)日：2013-02-06
申请号：CN200810087281.3
申请日：2008-03-26
Applicant: 松下电器产业株式会社
CPC classification number: G06F8/441
Abstract: 提供一种编译系统，能够实现指令分解用的预备的寄存器的有效利用，并且，能够确保将预备的寄存器共享于多种用途时的检错性。指令定义资源设定部，作为由寄存器分配部处理的预处理，按每个指令在中间代码设定依据该指令来定义以及参照的寄存器等资源。指令定义资源设定部，检测各个指令被分解为多个指令的可能性，而对于有可能被分解的指令，视为存在用于分解的寄存器的定义以及参照，在中间代码设定该寄存器。寄存器分配部，在不跨越用于所述分解的寄存器的生存区间的范围内，将该寄存器在通用用途上使用。
-
公开(公告)号：CN100392596C
公开(公告)日：2008-06-04
申请号：CN200510052131.5
申请日：2002-09-20
Applicant: 松下电器产业株式会社
IPC: G06F9/45
CPC classification number: G06F9/3853 , G06F9/30072 , G06F9/3822
Abstract: 处理器在执行阶段以前，用指令发出控制部31对超过搭载的运算器个数的指令解码，进行执行条件的判定，对于条件为假的指令，使该指令自身无效化，进行分配，使后续的有效指令有效地使用运算器(硬件)。编译装置进行安排，使执行条件为真的指令的个数不超过硬件并行度的上限。在各周期中，并行配置的指令个数自身可以超过硬件并行度。克服了以下问题：在条件执行指令中，当条件不成立时，作为无动作指令执行，使硬件的利用率低，有效性能下降。
-
公开(公告)号：CN1326036C
公开(公告)日：2007-07-11
申请号：CN200410061588.8
申请日：2004-12-27
Applicant: 松下电器产业株式会社
CPC classification number: G06F9/342 , G06F8/4442 , G06F9/383 , G06F12/0862 , G06F12/0888 , G06F2212/6028
Abstract: 本发明提供可以实现高速缓存的有效利用的数据处理装置，具有：高速缓存(28)和存储器(30)，在由物理地址确定的各个区域内存储指令或数据；运算处理部(22)，输出包含所述物理地址和表示预定处理的处理判定数据的逻辑地址，取得与该逻辑地址中包含的所述物理地址对应的所述指令或数据，并执行该指令；以及地址变换部(26)，将所述运算处理部(22)输出的逻辑地址变换成所述物理地址；所述高速缓存(28)和存储器(30)读取在由所述物理地址确定的区域内存储的所述指令或所述数据，并且执行根据所述处理判定数据规定的处理。
-
公开(公告)号：CN1316354C
公开(公告)日：2007-05-16
申请号：CN03148637.1
申请日：2003-06-16
Applicant: 松下电器产业株式会社
IPC: G06F9/38
CPC classification number: G06F9/30094 , G06F9/30021 , G06F9/30072
Abstract: 在时钟周期的中途设置的规定时间之前，第一运算部(441)到第三运算部(443)进行对应各指令的规定运算。进行比较运算时，把结果值输出到条件标志运算部(51)。条件标志运算部(51)对从条件标志寄存器(46)读出的值和该结果值进行逻辑运算，或通过对该结果值之间进行逻辑运算算出新的条件标志值。在该时钟周期结束之前，条件标志运算部51通过将该新的条件标志值输出到第一门(451)到第三门(453)中的与某个条件执行指令相关的门来控制该条件执行指令的无效化。条件标志寄存器(46)存储该新的条件标志值。
-
公开(公告)号：CN1312582C
公开(公告)日：2007-04-25
申请号：CN03152256.4
申请日：2003-08-01
Applicant: 松下电器产业株式会社
IPC: G06F9/45
CPC classification number: G06F8/443 , G06F8/425 , G06F8/427 , G06F8/4441
Abstract: 提供了在源程序101中包括的运算符定义文件102等和将源程序101翻译成机器语言程序105的编译方法100。运算符定义文件102包括由类定义对各种定点类型运算符的定义。编译方法100可以有效地产生处理器执行的高级和专用指令，并通过扩展函数等来作出改进，而不频繁地重复编译方法本身的版本的更新。编译方法100由产生中间编码的中间编码产生单元121、用机器语言指令替代引用由运算符定义文件102定义的类的中间编码的机器语言指令替代单元122和执行以包括替代的机器语言指令的中间编码为目标的优化的优化单元130组成。
-
Patent Agency Ranking
公开(公告)号：CN1302385C
公开(公告)日：2007-02-28
申请号：CN200410085268.6
申请日：2004-10-18
Applicant: 松下电器产业株式会社
IPC: G06F9/45
CPC classification number: G06F8/4442
Abstract: 编译器58，是一种能够以更少工时来实现程序开发的编译器，可将高级语言所写的源程序72翻译为机器语言程序。该编译器58包括：指示获得单元，用于获得一个指示，指示将要产生的机器语言程序应当被优化；分析单元76，用于分析该源程序72；中间码转换单元78，用于根据分析单元76执行分析的结果将源程序72转换为中间码；优化单元68，用于根据该指示来优化该中间码；和码产生单元90，用于将该中间码转换为机器语言程序。上述指示是一个优化该机器语言程序的指示，适用于使用高速缓冲存储器的处理器。
-
公开(公告)号：CN1862521A
公开(公告)日：2006-11-15
申请号：CN200510092463.6
申请日：2003-06-03
Applicant: 松下电器产业株式会社
IPC: G06F15/80
CPC classification number: G06F9/30014 , G06F9/30018 , G06F9/30036 , G06F9/30145 , G06F9/30167 , G06F9/3885 , G06F9/3887 , G06F15/8015
Abstract: 提供一种执行对作为SIMD运算对象的操作数位置的约束少、弹性高的SIMD运算的处理器。具备解码部(20)和运算部(40)等，若解码部(20)译码命令[vxaddh Rc，Ra，Rb]，则算术逻辑、比较运算器(41)等(i)将寄存器Ra的上位16位与寄存器Rb的下位16位相加，将结果存储在寄存器Rc的上位16位中，同时，(ii)将寄存器Ra的下位16位与寄存器Rb的上位16位相加，将结果存储在寄存器Rc的下位16位中。
-
公开(公告)号：CN1282920C
公开(公告)日：2006-11-01
申请号：CN200410005379.1
申请日：1998-08-28
Applicant: 松下电器产业株式会社
CPC classification number: G06F9/30058 , G06F8/447 , G06F9/30021 , G06F9/30072 , G06F9/30094 , G06F9/30145 , G06F9/30167 , G06F9/30181 , G06F9/3842
Abstract: 一种译码和执行指令列的处理器，其特征在于，包括：输入装置，用于输入由分配在该处理器的指令集中的指令构成的指令列；译码装置，可以对分配到所述指令集中的指令译码并对所述输入装置输入的指令列中的每一个指令逐一译码，条件标记，用于保持预定条件成立与否的判断结果；判断装置，在所述译码装置对第一条件译码时，判断该第一条件是否成立，并将该判断结果保持到所述条件标记中，在所述译码装置对第二条件译码时，判断该第二条件是否成立，并将该判断结果保持到所述条件标记中；执行装置，在所述译码装置对条件成立时执行指令所包含的操作代码进行译码的情况下，只有所述条件标记所保持的判断结果成立时，才执行该操作代码表示的操作。
-
公开(公告)号：CN1264089C
公开(公告)日：2006-07-12
申请号：CN200410007817.8
申请日：2004-01-21
Applicant: 松下电器产业株式会社
IPC: G06F9/45
Abstract: 一种编译设备，能够产生指令序列、以使具有并行处理能力的处理器以低功耗工作，该编译设备将源程序翻译为用于处理器的机器语言程序，该处理器包括可并行执行指令的多个执行单元、以及多个指令发出单元，它们发出分别由多个执行单元执行的指令，该编译设备包括：语法分析单元，用于对源程序进行语法分析；中间码转换单元，用于将经过语法分析的源程序转换为中间码；优化单元，用于优化中间码，从而减小在连续的指令周期中位于与同一指令发出单元相对应位置的指令之间的汉明距离，而不改变对应于中间码的指令之间的相关性；以及代码产生单元，用于将优化的中间码转换为机器语言指令。
-
公开(公告)号：CN1637703A
公开(公告)日：2005-07-13
申请号：CN200410061588.8
申请日：2004-12-27
Applicant: 松下电器产业株式会社
CPC classification number: G06F9/342 , G06F8/4442 , G06F9/383 , G06F12/0862 , G06F12/0888 , G06F2212/6028
Abstract: 本发明提供可以实现高速缓存的有效利用的数据处理装置，具有：高速缓存(28)和存储器(30)，在由物理地址确定的各个区域内存储指令或数据；运算处理部(22)，输出包含所述物理地址和表示预定处理的处理判定数据的逻辑地址，取得与该逻辑地址中包含的所述物理地址对应的所述指令或数据，并执行该指令；以及地址变换部(26)，将所述运算处理部(22)输出的逻辑地址变换成所述物理地址；所述高速缓存(28)和存储器(30)读取在由所述物理地址确定的区域内存储的所述指令或所述数据，并且执行根据所述处理判定数据规定的处理。
-
-
-
-
-
-
-
-
-
Search Results
63
records
(took 0.032 seconds)
