-
公开(公告)号：CN109103098B
公开(公告)日：2021-04-30
申请号：CN201810301036.1
申请日：2018-04-04
Applicant: 北京大学
IPC: H01L21/335 , H01L29/788
Abstract: 本专利提出一种优先制备器件深槽隔离的高可靠性氮化镓绝缘栅高电子迁移率晶体管及其制作方法。该方案的特点是在对外延片清洗处理后，直接制备深槽隔离，然后沉积栅介质和沉积较厚的护层介质。这样一方面实现了深槽隔离的平坦化，另一方面，较致密的栅介质层可以很好的对隔离区的表面刻蚀缺陷进行钝化并对隔离台面的侧壁进行隔离和保护，从而降低隔离区的漏电。
-
公开(公告)号：CN107154430B
公开(公告)日：2020-06-16
申请号：CN201610125190.9
申请日：2016-03-04
Applicant: 北京大学 , 北大方正集团有限公司 , 深圳方正微电子有限公司
Abstract: 本发明提供了一种双向开关晶体管，包括：衬底、器件层和在所述器件层上刻蚀的用于隔断所述器件层中的二维电子气的第一阻隔沟道和第二阻隔沟道，第一阻隔层上形成有第一栅极驱动层第二阻隔层上形成有与第一栅极驱动层连接的第二栅极驱动层，所述第一栅极驱动层和所述第二栅极驱动层通过与外部电源连接的第三栅极驱动层连接。本发明的双向开关晶体管，通过第一栅极驱动层、第二栅极驱动层和第三栅极驱动层作为整个晶体管的驱动电极，嵌入在器件层中，与现有技术的两个MOSFET相比，该双向开关晶体管只采用一个栅极驱动，减小了整个集成电路的尺寸，并且在反向导通模式下减少器件产生的损耗，提高器件的效率。
-
公开(公告)号：CN109103249A
公开(公告)日：2018-12-28
申请号：CN201810302016.6
申请日：2018-04-04
Applicant: 北京大学
IPC: H01L29/778 , H01L29/423
Abstract: GaN高电子迁移率晶体管包含衬底、在衬底表面上形成的缓冲层，在缓冲层表面上形成的第一GaN层，在第一GaN沟道层表面上形成的AlGaN层、在AlGaN表面上沉积了栅介质层。二维电子气位于势垒层与沟道层的界面处的沟道层内。通过蚀刻方法、在源极和漏极开口的位置去除栅介质层和AlGaN层，在开口位置沉积金属后通过热处理过程使得沉积的金属和二维电子气形成欧姆接触。栅极形成在栅介质表面。通过蚀刻方法，去除隔离区区域的栅介质、AlGaN层、部分或者全部GaN沟道层，形成有源区。环形栅介质完全位于有源区范围内。
-
公开(公告)号：CN107230721A
公开(公告)日：2017-10-03
申请号：CN201610178280.4
申请日：2016-03-25
Applicant: 北京大学 , 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC: H01L29/778 , H01L21/335
CPC classification number: H01L29/778 , H01L29/66462
Abstract: 本发明提供一种半导体器件及制造方法，包括：覆盖衬底且第一GaN层、位于第一GaN层上且未经掺杂的第二GaN层，覆盖第二GaN层表面的AlGaN层、设置在AlGaN层上的栅极和源极、以及覆盖衬底背面的漏极；第二GaN层底部设置有与第一GaN层接触的第三GaN层，第三GaN层的掺杂类型与第一GaN层的掺杂类型不同；位于栅极下方的第二GaN层穿过第三GaN层与第一GaN层连通，AlGaN层表面内设置有位于栅极两侧的掺杂区，源极位于掺杂区表面上。通过本发明提供的方案，能够有效减小器件的导通电阻，提高器件性能。
-
公开(公告)号：CN107230718A
公开(公告)日：2017-10-03
申请号：CN201610178257.5
申请日：2016-03-25
Applicant: 北京大学 , 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC: H01L29/778 , H01L21/335
CPC classification number: H01L29/778 , H01L29/66431
Abstract: 本发明提供一种半导体器件及制造方法，包括：衬底、位于衬底上的氮化镓GaN层、位于GaN层上的氮化镓铝AlGaN层、开设有栅极接触孔、源极接触孔和漏极接触孔的介质层、栅极、源极、以及漏极；介质层位于AlGaN层的表面上，栅极接触孔位于源极接触孔和漏极接触孔之间；源极和漏极分别包括填充源极接触孔和漏极接触孔的第一金属层，栅极包括填充栅极接触孔的第二金属层；衬底开设有通孔，通孔中填充铜。通过本发明提供的方案，能够有效改善器件的热消散。
-
Patent Agency Ranking
公开(公告)号：CN107230715A
公开(公告)日：2017-10-03
申请号：CN201610178242.9
申请日：2016-03-25
Applicant: 北京大学 , 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC: H01L29/778 , H01L21/335
CPC classification number: H01L29/7783 , H01L29/66462
Abstract: 本发明提供一种高电子迁移率晶体管及其制作方法，涉及半导体元器件技术，该高电子迁移率晶体管包括：半导体有源层，该半导体有源层包括自下而上依次形成AlGaN层、GaN层和AlN层，其中，AlN层的厚度小于AlGaN层的厚度；覆盖在半导体有源层上的介质层；穿过介质层，且暴露半导体有源层的第一接触孔；形成在第一接触孔中的栅电极。解决了现有的高电子迁移率晶体管栅漏电较大的问题。
-
公开(公告)号：CN107230713A
公开(公告)日：2017-10-03
申请号：CN201610178238.2
申请日：2016-03-25
Applicant: 北京大学 , 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC: H01L29/778 , H01L29/423 , H01L21/335
CPC classification number: H01L29/7787 , H01L29/42316 , H01L29/66462
Abstract: 本发明提供一种半导体器件及制造方法，包括：依次叠加在衬底上的GaN层、AlGaN层、以及开设有栅极接触孔、源极接触孔和漏极接触孔的介质层；栅极接触孔位于源极接触孔和漏极接触孔之间；AlGaN层设置有与栅极接触孔连通的凹槽，凹槽位于栅极接触孔的下方且靠近源极接触孔的一侧，凹槽的宽度小于栅极接触孔宽度的一半，凹槽的深度小于AlGaN层的厚度；源极和漏极分别包括填充源极接触孔和漏极接触孔的第一金属层，栅极包括填充凹槽和栅极接触孔的第二金属层。通过本发明提供的方案，能够优化器件的正向导通特性和反向耐压特性。
-
公开(公告)号：CN107230710A
公开(公告)日：2017-10-03
申请号：CN201610178227.4
申请日：2016-03-25
Applicant: 北京大学 , 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC: H01L29/778 , H01L29/06 , H01L21/335
CPC classification number: H01L29/7783 , H01L29/0603 , H01L29/0611 , H01L29/66462
Abstract: 本发明提供一种氮化镓高电子迁移率晶体管的制备方法，通过在氮化镓外延片的表面沉淀介质层；依次制备晶体管的欧姆接触电极和栅极；在晶体管的表面上沉积绝缘层；刻蚀绝缘层形成栅场板孔，淀积形成与栅极相连的栅场板。从而通过介质层有效地从栅极的表面传输和提取电通量，起到了降低晶体管表面电场的效果，还通过设置与栅极相连的栅场板，实现对电流崩塌的抑制作用，改善了晶体管器件的击穿特性，解决现有技术中由于绝缘层容易被提前击穿从而使得晶体管器件失效的问题。
-
公开(公告)号：CN107230709A
公开(公告)日：2017-10-03
申请号：CN201610178147.9
申请日：2016-03-25
Applicant: 北京大学 , 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC: H01L29/778 , H01L21/335
Abstract: 本发明实施例提供一种AlGaN/GaN MIS‑HEMT的制作方法。该方法包括：在硅衬底的表面上依次生长GaN介质层、AlGaN介质层、氮化镓帽层、δ掺杂层和Si3N4介质层；对Si3N4介质层进行刻蚀；在露出的硅掺杂的GaN接触层和剩余的Si3N4介质层上表面沉积第一金属层；沿着露出的Si3N4介质层的表面的预定区域向下进行干法刻蚀；在栅极接触孔中沉积Si3N4介质层作为栅介质。本发明实施例通过对氮化镓帽层进行低损伤的选择性刻蚀，增强了AlGaN/GaN MIS‑HEMT的栅控能力，并通过带δ掺杂的极化电荷补偿技术来减小氮化镓帽层的导通电阻，从而提高了AlGaN/GaN MIS‑HEMT的开关特性。
-
公开(公告)号：CN107230700A
公开(公告)日：2017-10-03
申请号：CN201610178251.8
申请日：2016-03-25
Applicant: 北京大学 , 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC: H01L29/06 , H01L29/778 , H01L21/335
CPC classification number: H01L29/778 , H01L29/0603 , H01L29/66431
Abstract: 本发明提供了一种氮化镓晶体管和氮化镓晶体管的制作方法，其中氮化镓晶体管包括：硅衬底、在硅衬底上依次形成的氮化镓缓冲层、铝镓氮势垒层和保护层；在保护层中和保护层上形成的源极层、在保护层中和保护层上形成的漏极层、在铝镓氮势垒层和保护层中以及保护层上形成的栅极层；其中，所述保护层包括：形成在所述铝镓氮势垒层上的氮化铝层和形成在所述氮化铝层上的氮化硅层。本发明提供的氮化镓晶体管和氮化镓晶体管的制作方法，由于采用了氮化铝层和形成在氮化铝层上的氮化硅层作为保护层，从而可以防止镓氮势垒层表面的陷阱捕获的电子增大铝镓氮势垒层表面的漏电，因而增大了器件的击穿电压。
-
-
-
-
-
-
-
-
-
Search Results
79
records
(took 0.028 seconds)
