一种用于维持多通道顺序规则的装置及相应方法

    公开(公告)号:CN101383773B

    公开(公告)日:2011-08-17

    申请号:CN200810223725.1

    申请日:2008-10-09

    Abstract: 本发明提供一种用于维持多通道顺序规则的装置,包括读控制逻辑、写控制逻辑、分别用于缓存NP包、P包以及R包的三个缓冲区,还包括用于记录各个数据包的包首地址的包地址次序池,以及位于所述读控制逻辑上的用于记录NP包的包首地址的NP_L寄存器和用于记录R包的包首地址的R_L寄存器;缓冲区与包地址次序池并行连接在写控制逻辑与读控制逻辑之间;缓冲区与包地址次序池采用先进先出队列。本发明通过在现有装置中添加包地址次序池以及对NP包、R包的寄存器,实现了对NP包、P包和R包等三种数据包的传输,并使得该传输过程在满足多通道顺序规则的同时,避免了现有技术中效率低下、实现复杂、消耗硬件资源多等缺陷。

    一种高密度多处理器系统及其节点控制器

    公开(公告)号:CN101908036A

    公开(公告)日:2010-12-08

    申请号:CN201010236543.5

    申请日:2010-07-22

    Abstract: 本发明公开了一种高密度多处理器系统及其节点控制器。所述节点控制器,包括:主处理器端口和从处理器端口,用于分别与主处理器和从处理器连接,主处理器负责具体计算任务的运行,以及对外围设备的发现和初始化过程,从处理器只负责具体计算任务的运行;I/O端口,通过I/O总线与外围设备连接;读/写模块与读/写交叉开关模块连接;直接内存访问交叉开关模块,用于实现各处理器端口间直接内存访问数据的交换;读/写交叉开关模块,用于实现各处理器端口之间,以及处理器端口和I/O端口之间读/写数据的交换。

    一种基于远程直接存储访问的图形终端方法和系统

    公开(公告)号:CN1614577B

    公开(公告)日:2010-11-24

    申请号:CN200410009925.9

    申请日:2004-12-02

    Abstract: 本发明涉及计算机网络通信技术领域,特别是一种基于远程直接存储访问的图形终端方法和系统。系统包括:用于输出的显示设备,用于输入的键盘和鼠标设备,用户所在的本地计算机,用户所要控制的远程计算机,以及用户所在的计算机和用户所要控制的远程计算机之间的互连网络。方法包括;Step A:本地计算机的显示控制装置用远程直接存储访问方式读取远程计算机中的显示数据存储器;Step B:本地计算机的键盘控制装置读取本地键盘输入;Step C:本地计算机的鼠标控制装置读取本地键盘输入,用远程直接存储访问方式写入远程计算机中的环形缓冲区Mblocl,远程计算机的鼠标驱动程序从Mblock中获取输入。

    一种机群文件系统的内存元数据管理方法

    公开(公告)号:CN101354726B

    公开(公告)日:2010-09-29

    申请号:CN200810222479.8

    申请日:2008-09-17

    Abstract: 本发明公开一种机群文件系统的元数据的管理方法,其中,所述文件系统划分为多个元数据分区,每个所述元数据分区划分为多个维护元数据单元信息的元数据块,所述方法包括:客户端解析所产生的元数据请求,获取所述元数据所属的元数据分区,向所述元数据分区对应的元数据服务器发出请求;所述元数据服务器根据所接收的所述元数据请求中的类型值,确定所述请求的类型;所述元数据服务器根据所述请求的类型,查询元数据块所在的数据结构,对元数据进行增加、定位或者修改处理。本发明采用将元数据全部驻留内存的方式来提高元数据处理能力,根据内存访问特点对元数据组织管理,能够高效利用内存空间,提高元数据处理性能。

    多计算机系统中节点的DMA设备及通信方法

    公开(公告)号:CN101539902A

    公开(公告)日:2009-09-23

    申请号:CN200910083454.9

    申请日:2009-05-05

    Abstract: 本发明涉及多计算机系统中节点的DMA设备及通信方法,方法包括:步骤1,本地节点根据应用程序生成DMA命令,将DMA命令的描述符存储到内存中,将包含DMA命令的描述符内存位置信息的门铃传送给本地节点;步骤2,本地节点根据门铃读取描述符;根据描述符中信息生成网络包发送到互连网络和生成发送完成事件,或仅生成发送完成事件;步骤3,远端节点的DMA设备从互连网络上接收网络包,根据网络包的类型保存网络包中数据和生成接收完成事件,或仅生成接收完成事件,或将所述远端节点的数据装入网络包发送给所述本地节点。本发明能够提供多计算机系统中节点的信息传输方式,同时保证多计算机系统的高效通信。

    一种用于维持多通道顺序规则的装置及相应方法

    公开(公告)号:CN101383773A

    公开(公告)日:2009-03-11

    申请号:CN200810223725.1

    申请日:2008-10-09

    Abstract: 本发明提供一种用于维持多通道顺序规则的装置,包括读控制逻辑、写控制逻辑、分别用于缓存NP包、P包以及R包的三个缓冲区,还包括用于记录各个数据包的包首地址的包地址次序池,以及位于所述读控制逻辑上的用于记录NP包的包首地址的NP_L寄存器和用于记录R包的包首地址的R_L寄存器;缓冲区与包地址次序池并行连接在写控制逻辑与读控制逻辑之间;缓冲区与包地址次序池采用先进先出队列。本发明通过在现有装置中添加包地址次序池以及对NP包、R包的寄存器,实现了对NP包、P包和R包等三种数据包的传输,并使得该传输过程在满足多通道顺序规则的同时,避免了现有技术中效率低下、实现复杂、消耗硬件资源多等缺陷。

    面向多核并行体系结构的卷积算子编译优化方法及装置

    公开(公告)号:CN119759357A

    公开(公告)日:2025-04-04

    申请号:CN202411825773.3

    申请日:2024-12-12

    Abstract: 本发明提出一种面向多核并行体系结构的卷积算子编译优化方法和装置。包括:输入转换器模块提取和去重模型中的或者用户输入的卷积参数,并生成卷积描述符组;控制器模块根据历史记录决定是否对输入模块启动调优,将需要调优的卷积描述符传递给调优器模块;调优器模块负责根据配置好的参数空间进行算子的自动调优,输出最佳参数配置;代码生成模块根据接收到的调优参数组合及卷积描述符生成HIP代码,并分别对各个参数生成的核函数进行对应编号。核函数执行模块编译和执行已生成的代码,并通过测试框架对各个核函数的性能进行测试,按编号返回对应的适应度信息并汇总为列表返回给调优器模块。

    面向深度学习推理任务编译器的算子融合方法和系统

    公开(公告)号:CN116861359A

    公开(公告)日:2023-10-10

    申请号:CN202310643920.4

    申请日:2023-06-01

    Abstract: 本发明提出一种面向深度学习推理任务编译器的算子融合方法,包括:将深度学习推理任务模型的标准模型,转化为初始图级IR;遍历该初始图级IR,将该初始图级IR中的可融合算子标识为同类算子或异类算子;将该初始图级IR转化为张量表达式,融合该张量表达式中的同类算子;将该张量表达式编译为内核源码,融合该内核源码中的异类算子;将该内核源码编译为可执行代码并部署运行。本发明还提出一种面向深度学习推理任务编译器的算子融合系统,以及一种用于深度学习推理任务编译器算子融合的数据处理装置。

    一种PCIe交换芯片上、下游端口路由表构建方法及系统

    公开(公告)号:CN114265805A

    公开(公告)日:2022-04-01

    申请号:CN202111587285.X

    申请日:2021-12-23

    Abstract: 本发明提供了一种PCIe交换芯片上、下游游端口路由表构建方法,用于构建上、下游端口路由表,所述方法包括:在上游端口重复执行如下步骤直至完成上游端口到所有下游端口的路由表项构建:S1、上游端口捕获与其相连的操作系统下发的与下游端口路由相关的配置包;S2、解析所述配置包中与路由相关的信息并根据解析到的路由相关信息构建上游端口路由表项;在下游端口重复执行如下步骤直至完成下游端口到其他下游端口的路由表项构建:P1、下游端口接收上游端口捕获的与其相连的操作系统下发的与下游端口路由相关的配置包;P2、解析所述配置包中与路由相关的信息并根据解析到的路由相关信息构建下游端口路由表项。

Patent Agency Ranking