-
公开(公告)号：CN110931457A
公开(公告)日：2020-03-27
申请号：CN201910396049.6
申请日：2019-05-13
Applicant: 三星电子株式会社
Inventor： 白石千
IPC: H01L23/538 , H01L27/11524 , H01L27/11556 , H01L27/1157 , H01L27/11582
Abstract: 一种半导体器件包括具有单元区域和与单元区域相邻的连接区域的衬底。下堆叠结构和上堆叠结构设置在衬底上。沟道结构设置为穿过上堆叠结构和下堆叠结构。多个下互连层中最上面的下互连层中包括的下延伸线部分和多个上互连层中最下面的上互连层中包括的上延伸线部分之间的距离小于多个下互连层中最上面的下互连层中包括的下栅电极部分与多个上互连层中最下面的上互连层中包括的上栅电极部分之间的距离。
-
公开(公告)号：CN110896080A
公开(公告)日：2020-03-20
申请号：CN201811570368.6
申请日：2018-12-17
Applicant: 三星电子株式会社
Inventor： 白石千
IPC: H01L27/11575 , H01L27/11582 , H01L27/11548 , H01L27/11556
Abstract: 本公开提供了垂直存储器件及其制造方法。一种垂直存储器件包括：具有外围电路互连的基板；堆叠在基板上的多个下字线；穿过所述多个下字线的多个垂直沟道结构；第一单元接触插塞，包括比所述多个下字线中的第一下字线的底表面低的底端并且连接到第一下字线；以及多个下绝缘层和多个第一下模图案，位于第一下字线下面并从基板起彼此交替地堆叠。
-
公开(公告)号：CN110581139A
公开(公告)日：2019-12-17
申请号：CN201910241679.6
申请日：2019-03-27
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/11573 , H01L27/11568 , H01L27/11575
Abstract: 提供了一种用于制造非易失性存储器器件的方法。该方法包括：同时形成沟道孔和第一接触孔若干次，以实现期望的高深宽比。
-
公开(公告)号：CN110379816A
公开(公告)日：2019-10-25
申请号：CN201910279765.6
申请日：2019-04-09
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L23/528 , H01L23/488
Abstract: 一种三维半导体存储器件可以包括：位于外围逻辑结构上的水平半导体层；单元电极结构，所述单元电极结构包括垂直堆叠在所述水平半导体层上的多个单元栅电极；接地选择栅电极，所述接地选择栅电极设置在所述单元电极结构与所述水平半导体层之间并且彼此水平间隔开，每个所述接地选择栅电极均包括第一焊盘和第二焊盘，在俯视图中，所述第一焊盘和所述第二焊盘通过二者之间设置的所述单元电极结构彼此间隔开；第一贯通互连结构，所述第一贯通互连结构将所述接地选择栅电极的所述第一焊盘连接到所述外围逻辑结构；以及第二贯通互连结构，所述第二贯通互连结构将所述接地选择栅电极的所述第二焊盘连接到所述外围逻辑结构。
-
公开(公告)号：CN106571369A
公开(公告)日：2017-04-19
申请号：CN201610883927.3
申请日：2016-10-10
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/11556
CPC classification number: H01L27/11582 , H01L27/11556 , H01L27/11575
Abstract: 公开了半导体装置和非易失性存储装置。垂直NAND型存储装置包括在下面的基底上按交替的顺序布置的栅极间绝缘层和栅电极的垂直堆叠，所述基底包括在其中的单元阵列区和接触区。提供了至少一个NAND型沟道结构，所述NAND型沟道结构穿过栅极间绝缘层和栅电极的垂直堆叠垂直地延伸。栅电极中的在接触区的至少一部分上横向地延伸的一个第一栅电极的端部侧壁的垂直斜率不如在所述一个第一栅电极与基底之间延伸的多个第一栅电极的端部侧壁的垂直斜率陡峭。
-
Patent Agency Ranking
公开(公告)号：CN110838493B
公开(公告)日：2024-12-03
申请号：CN201910757657.5
申请日：2019-08-15
Applicant: 三星电子株式会社
Abstract: 一种竖直存储器器件，包括：具有外围电路结构的衬底；第一栅极图案，具有从衬底竖直地堆叠的第一栅极焊盘区域；竖直沟道结构，穿透第一栅极图案；第一栅极接触结构，每个第一栅极接触结构竖直地延伸到对应第一栅极焊盘区域；模制图案，从所述衬底彼此竖直地堆叠，其中，每个所述模制图案被定位在距所述衬底的与对应栅极图案相同的高度处；外围接触结构，穿透所述模制图案以连接到所述外围电路结构；第一块分离结构，设置在所述第一栅极接触结构与所述外围接触结构之间；以及第一外围电路连接布线，跨所述第一块分离结构而延伸，以将所述第一栅极接触结构中的一个第一栅极接触结构连接到所述外围接触结构中的一个外围接触结构。
-
公开(公告)号：CN111952309B
公开(公告)日：2024-10-22
申请号：CN202010100961.5
申请日：2020-02-19
Applicant: 三星电子株式会社
Inventor： 白石千
Abstract: 一种三维半导体存储器件包括：衬底，所述衬底包括单元阵列区域和连接区域；以及电极结构，所述电极结构沿第一方向从所述单元阵列区域延伸到所述连接区域，并且包括垂直堆叠在所述衬底上的多个电极，每个所述电极包括位于所述单元阵列区域上的电极部分和位于所述连接区域上的焊盘部分，其中，所述电极包括位于距所述衬底的第一水平高度处的第一电极和位于距所述衬底的第二水平高度处的第二电极，所述第二水平高度高于所述第一水平高度，并且所述第一电极的所述焊盘部分比所述第二电极的所述焊盘部分更靠近所述单元阵列区域。
-
公开(公告)号：CN110364534B
公开(公告)日：2024-07-16
申请号：CN201910192768.6
申请日：2019-03-14
Applicant: 三星电子株式会社
Abstract: 提供了一种垂直存储器装置和一种制造垂直存储器装置的方法。垂直存储器装置包括：栅极结构，包括第一栅电极且位于基底的外围电路区域上，基底包括单元区域和外围电路区域；多个第二栅电极，顺序地堆叠在基底的单元区域上，所述多个第二栅电极在相对于基底的上表面的竖直方向上彼此分隔开；沟道，在基底的单元区域上沿竖直方向延伸并且穿过所述多个第二栅电极中的至少一个第二栅电极延伸；以及第一绝缘夹层，覆盖在基底的外围电路区域上的栅极结构，第一绝缘夹层的在竖直方向上与栅极结构叠置的部分的上表面的在一个方向上的竖直剖面具有多边形的部分的形状。
-
公开(公告)号：CN111326498B
公开(公告)日：2024-04-05
申请号：CN201911218615.0
申请日：2019-12-03
Applicant: 三星电子株式会社
Inventor： 白石千
IPC: H01L23/538 , H10B43/20 , H10B41/20
Abstract: 本公开提供了三维半导体存储器件。一种三维半导体存储器件可以包括：基板，包括单元阵列区和焊盘区；第一导电线，在基板的单元阵列区和焊盘区上；第二导电线，在第一导电线和基板之间，第二导电线包括在单元阵列区上的第一部分以及在焊盘区上并在平面图中被第一导电线暴露的第二部分；第一边缘图案，在基板和第一导电线之间并在第二导电线的第一部分和第二部分之间；以及第一单元接触插塞，在基板的焊盘区上，穿透第一导电线和第一边缘图案。
-
公开(公告)号：CN117279376A
公开(公告)日：2023-12-22
申请号：CN202310680351.0
申请日：2023-06-08
Applicant: 三星电子株式会社
Inventor： 白石千
Abstract: 公开了集成电路装置和包括其的电子系统。所述集成电路装置包括：第一结构和堆叠在第一结构上的第二结构。第一结构包括第一基底、外围电路和第一键合垫。第二结构包括：第二基底，包括第一侧和第二侧；多个栅电极，设置在第二基底的第一侧上；第一单元接触插塞，穿透第一栅电极的第一导电垫，电连接到第一栅电极，穿透设置在第一栅电极的上部的第二栅电极，并且与第二栅电极电绝缘；第一节点分离结构，穿透第二基底，并且围绕位于第二基底内部的第一单元接触插塞的上部；以及第二键合垫，键合到第一键合垫。
-
-
-
-
-
-
-
-
-
Search Results
76
records
(took 0.026 seconds)
