-
公开(公告)号：CN112654996A
公开(公告)日：2021-04-13
申请号：CN201880097097.9
申请日：2018-09-27
Applicant: TDK株式会社
Inventor： 柴田龙雄
IPC: G06G7/60
Abstract: 本发明提供一种积和运算器，其具有：多个第一积运算元件，其对与输入值对应的第一输入信号乘以权重来生成第一输出信号，并输出所述第一输出信号；以及和运算部，其在从由于所述第一输入信号的输入而产生的多个所述第一积运算元件各自的向寄生电容的充电所引起的过渡响应之后成为稳定状态的时刻，到由于所述第一输入信号的输入而产生的多个所述第一积运算元件各自的从所述寄生电容的放电所引起的过渡响应开始产生之后的时刻的运算期间，运算多个所述第一积运算元件各自输出的所述第一输出信号的总和。
-
公开(公告)号：CN111512313A
公开(公告)日：2020-08-07
申请号：CN201880084233.0
申请日：2018-12-12
Applicant: TDK株式会社
Inventor： 柴田龙雄
IPC: G06G7/60 , G06N3/06 , H01L21/82 , H01L21/822 , H01L21/8239 , H01L27/04 , H01L27/10 , H01L27/105 , H01L29/82 , H01L43/08
Abstract: 本发明提供在应用于神经网络的情况下，能够抑制大幅损坏神经网络的性能的可能性的积和运算器、神经形态器件及积和运算器的使用方法。积和运算器(1)具备积运算部(10)、和运算部(11)，积运算部(10)具备多个积运算元件(10AA)～(10AC)，多个积运算元件(10AA)～(10AC)各自为电阻变化元件。和运算部(11)具备检测来自多个积运算元件(10AA)～(10AC)的输出的合计值的输出检测器(11A)，上述电阻变化元件具备熔断部(AC1)，熔断部(AC1)在来自上述电阻变化元件的输出电流增加的故障产生于该电阻变化元件的情况下断线。
-
公开(公告)号：CN111279351A
公开(公告)日：2020-06-12
申请号：CN201980005310.3
申请日：2019-02-27
Applicant: TDK株式会社
IPC: G06G7/60 , G06N3/063 , H01L21/822 , H01L21/8239 , H01L27/04 , H01L27/105 , H01L29/82
Abstract: 本发明提供一种积和运算器(1)，其包括积运算部(10)以及和运算部(11)，所述积运算部(10)包括作为电阻变化元件的多个积运算元件(10AA、10AB)和至少一个参考元件(10AMAX、10AMIN)，所述和运算部(11)至少包括检测来自所述多个积运算元件的输出的合计值的输出检测器(11A)，所述多个积运算元件各自为磁阻效应元件，包括：具有磁壁的磁化自由层；磁化方向被固定的磁化固定层；和由所述磁化自由层与所述磁化固定层夹持的非磁性层，所述参考元件为包括不具有磁壁的磁化自由层的参考磁阻效应元件。
-
公开(公告)号：CN112639797B
公开(公告)日：2024-07-30
申请号：CN201880097093.0
申请日：2018-10-11
Applicant: TDK株式会社
IPC: G06G7/60
Abstract: 本发明提供一种积和运算器，其具有：多个积运算部，其对与输入值对应的具有上升部、信号部和下降部的输入信号乘以权重来生成输出信号，并输出所述输出信号；和运算部，其运算多个所述积运算部各自输出的所述输出信号的总和；以及校正部，其执行基于包含第一值和第二值中的至少一者的校正值来校正所述输出信号的总和的校正处理，其中，所述第一值是通过由所述输入信号的所述上升部引起的流入多个所述积运算部的可变电阻中的电流而被并入于所述总和的值，所述第二值是通过由所述输入信号的所述下降部引起的流入多个所述积运算部的可变电阻中的电流而被并入于所述总和的值。
-
公开(公告)号：CN116569676A
公开(公告)日：2023-08-08
申请号：CN202180082105.4
申请日：2021-03-02
Applicant: TDK株式会社
Abstract: 本实施方式的磁畴壁移动元件包括：磁阻效应元件，其具有参照层、磁畴壁移动层和非磁性层，参照层和磁畴壁移动层包含铁磁性体；和分别与磁畴壁移动层直接或间接地接触的、彼此隔开间隔的第一磁化固定层和第二磁化固定层，第一磁化固定层具有：与磁畴壁移动层接触的第一区域；最靠近第一区域的非磁性的第一中间层；和与第一中间层接触的第二区域，第一区域具有与第一中间层接触的第一铁磁性层，第二区域具有与第一中间层接触的第二铁磁性层，第一铁磁性层和第二铁磁性层铁磁性耦合，第一区域中最靠近磁畴壁移动层的铁磁性层的膜结构与第二磁化固定层中最靠近磁畴壁移动层的铁磁性层的膜结构相同，第一区域的膜结构与第二区域的膜结构不同。
-
Patent Agency Ranking
公开(公告)号：CN110797059B
公开(公告)日：2023-06-23
申请号：CN201910593777.6
申请日：2019-07-03
Applicant: TDK株式会社
Abstract: 本发明提供一种磁壁移动型磁记录元件，其具备：在第一方向上层叠的第一磁化固定部、在与所述第一方向交叉的第二方向上延伸且包含磁壁的磁记录层、夹持于所述第一磁化固定部和所述磁记录层之间的非磁性层、和与所述磁记录层电连接的第一通孔部，从所述第一方向俯视，所述第一通孔部的至少一部分位于在所述第二方向上从所述第一磁化固定部离开的位置，从所述第一方向俯视，所述磁记录层具有包含与所述第一磁化固定部重叠的位置的第一部分，在与所述第二方向正交的第三方向上，所述第一通孔部的宽度比所述磁记录层的第一部分的所述位置的宽度宽。
-
公开(公告)号：CN115458678A
公开(公告)日：2022-12-09
申请号：CN202210636023.6
申请日：2022-06-07
Applicant: TDK株式会社
Abstract: 本发明提供磁畴壁移动元件和磁阵列。本发明的磁畴壁移动元件包括磁阻效应部、第1电极、第2电极、第3电极、第1磁化固定层和第2磁化固定层。所述磁阻效应部包括参照层、磁畴壁移动层和非磁性层。所述磁畴壁移动层包括：磁化方向被固定的第1区域和第2区域；和磁化方向可变的第3区域。所述参照层在从第1方向俯视时与所述第1区域和所述第2区域中的至少一部分重叠，所述第1区域和所述第2区域中的至少一者的一部分在与所述第1方向和第2方向正交的第3方向上的长度比所述第3区域短。
-
公开(公告)号：CN114373780A
公开(公告)日：2022-04-19
申请号：CN202111146579.9
申请日：2021-09-28
Applicant: TDK株式会社
Abstract: 本发明提供MR比大且磁畴壁的控制性也高的磁畴壁移动元件及磁阵列。本实施方式的磁畴壁移动元件具备：磁阻效应元件，其从接近基板的一侧起依次具有参照层、非磁性层以及磁畴壁移动层；第一磁化固定层和第二磁化固定层，其分别与所述磁畴壁移动层相接，且相互分开，所述磁畴壁移动层包括包含多个插入层的铁磁性层，所述铁磁性层包含Co及Fe，且具有垂直磁各向异性，在写入时，在所述第一磁化固定层和所述第二磁化固定层之间沿着所述磁畴壁移动层流通写入电流。
-
公开(公告)号：CN114127970A
公开(公告)日：2022-03-01
申请号：CN202080051410.2
申请日：2020-02-27
Applicant: TDK株式会社
IPC: H01L45/00 , G06G7/60 , H01L21/8239 , H01L27/105
Abstract: 一种运算电路，其具备：电阻变化元件，其具有第一端子、第二端子和第三端子这三个端子，能够使电阻值变化；输入线，其与所述第一端子连接；电容器，其与所述第二端子连接，位于所述第二端子与基准电位之间；第一开关元件，其与所述第三端子连接；配线，其经由所述第一开关元件与所述第三端子连接；第二开关元件，其与所述配线的第一端连接；和第三开关元件，其与所述配线的第二端连接。
-
公开(公告)号：CN113261005A
公开(公告)日：2021-08-13
申请号：CN201980079429.5
申请日：2019-01-09
Applicant: TDK株式会社
Abstract: 本发明提供一种积和运算器，其具备：多个积运算部，其将与输入值对应的输入信号乘以权重，生成输出信号，并输出所述输出信号；电流检测部，其在从根据所述输入信号的输入的向所述积运算部的寄生电容的充电引起的第一过渡响应收敛且成为恒定状态的时间到产生根据所述输入信号的输入的来自所述积运算部的寄生电容的放电引起的第二过渡响应前的时间，从所述输入信号以规定的时间延迟检测多个所述积运算部输出的电流，然后，执行以一定时间间隔检测多个所述积运算部输出的电流的电流检测处理；和运算部，其基于所述电流检测部每所述一定时间间隔检测的电流，对与所述输出信号的总和关联的值进行运算。
-
-
-
-
-
-
-
-
-
Search Results
56
records
(took 0.023 seconds)
