层叠型陶瓷元件及其安装结构

    公开(公告)号:CN101393798B

    公开(公告)日:2011-03-30

    申请号:CN200810211438.9

    申请日:2008-09-22

    Inventor: 富樫正明

    Abstract: 本发明涉及一种NTC电容器,该NTC电容器具备:层叠有多个绝缘体层的电容器素体、配置在电容器素体内的第1~第3内部电极、以及配置在电容器素体的外表面上的第1~第3端子电极。第1内部电极仅连接于第1端子电极,第2内部电极仅连接于第2端子电极,第3内部电极仅连接于第3端子电极。第3内部电极在绝缘体层的层叠方向上均不与第1和第2内部电极的任意一个相对。

    叠层电容器
    42.
    发明授权

    公开(公告)号:CN1841593B

    公开(公告)日:2010-10-27

    申请号:CN200610066496.8

    申请日:2006-03-31

    Inventor: 富樫正明

    CPC classification number: H01G4/30 H01G4/232

    Abstract: 本发明提供一种叠层电容器,其具备:交替层叠了多个电介体层和多个第1~第4内部电极的积层体,和在该积层体的侧面上形成的第1~第4端电极。叠层电容器具有,包含第1和第2内部电极的第1电容器部,和包含第3和第4内部电极且与第1电容器部静电容量不同的第2电容器部。各第1内部电极通过引出导体电连接于多个第1端电极中的任意1个,各第2内部电极通过引出导体电连接于多个第2端电极中的任意1个。第3内部电极通过引出导体电连接于第3端电极,第4内部电极通过引出导体电连接于第4端电极。第1以及第3端电极的任意一个和第2以及第4端电极的任意一个,以沿着积层体的侧面围绕的方向,交替地配置在积层体的侧面上。

    叠层电容器
    43.
    发明授权

    公开(公告)号:CN1835136B

    公开(公告)日:2010-08-18

    申请号:CN200610065329.1

    申请日:2006-03-17

    Inventor: 富樫正明

    CPC classification number: H01G4/232 H01G4/30

    Abstract: 本发明提供一种叠层电容器,其包括交替层叠了多个电介体层和多个内部电极的层压体、以及、在该层压体的侧面上形成的多个端电极。层压体具有第1和第2电容器部。第1电容器部包含第1和第2内部电极作为内部电极。第2电容器部包含第3和第4内部电极作为内部电极。第1~第4内部电极分别经引出导体电连接于第1~第4端电极中对应的1个或多个端电极上。第1和第2电容器部的静电容量不同。

    叠片陶瓷电容器
    44.
    发明授权

    公开(公告)号:CN1667766B

    公开(公告)日:2010-07-14

    申请号:CN200510054353.0

    申请日:2005-03-10

    CPC classification number: H01G4/005

    Abstract: 提供一种叠片陶瓷电容器,内部电极(A1~D1、A2~D2)在陶瓷本体(1)的厚度方向上隔开间隔被埋设成层状。引出电极(a1~d1、a2~d2)向陶瓷本体(1)的侧面导出,构成了导出部。假电极(51~58)在设有内部电极(A1~D1、A2~D2)的层中,其一个端部向侧面导出,构成了导出部。各层的引出电极(a1~d1、a2~d2)的导出部在厚度方向与属于其他层的假电极(51~58)的导出部重叠。

    层叠电容器
    45.
    发明授权

    公开(公告)号:CN1661741B

    公开(公告)日:2010-05-26

    申请号:CN200510052192.1

    申请日:2005-02-28

    Inventor: 富樫正明

    CPC classification number: H01G4/30 H01G4/228 H01G4/232 Y10T29/43

    Abstract: 本发明的层叠电容器备有:电介质基体;一对第1内部导体,相互间被电介质层隔开地相邻,分别配置在电介质基体内并成为相同极性;第1引出部,从一对第1内部导体分别引出一个;一对第2内部导体,通过电介质层而与一对第1内部导体隔开,相互间被电介质层隔开地相邻,分别配置在电介质基体内并成为相同极性;第2引出部,从一对第2内部导体分别引出一个;分别从相邻配置的一侧的第1内部导体与第2内部导体引出的第1引出部与第2引出部作成为,分别引出到电介质基体的互相对置的侧面中的大致同一位置上。因而,其成为可以降低等效串联电感并使CPU用电源的电压变动减小的层叠电容器。

    叠层电容器
    46.
    发明授权

    公开(公告)号:CN1841592B

    公开(公告)日:2010-05-12

    申请号:CN200610066493.4

    申请日:2006-03-31

    Inventor: 富樫正明

    CPC classification number: H01G4/232 H01G4/30

    Abstract: 本发明提供一种叠层电容器,包括交替层叠了多个电介体层和多个第1以及第2内部电极的积层体,和在积层体上形成的第1以及第2端电极。多个第1以及第2内部电极分别经连接导体互相电连接。多个第1内部电极中的一部分经引出导体电连接于第1端电极;多个第2内部电极中的一部分经引出导体电连接于第2端电极。经引出导体连接于第1端电极的各第1内部电极,和经引出导体连接于第2端电极的第2内部电极,相对于积层体的层叠方向上的中心位置,分别存在于互相对称的位置上。或者,经引出导体连接于第1端电极的1个或多个第1内部电极,和经引出导体连接于第2端电极的1个或多个第2内部电极,相对于积层体的层叠方向上的中心位置,存在于互相对称的位置上。

    贯通型层叠电容器阵列
    47.
    发明公开

    公开(公告)号:CN101471178A

    公开(公告)日:2009-07-01

    申请号:CN200810189440.0

    申请日:2008-12-24

    Inventor: 富樫正明

    CPC classification number: H01G4/228 H01G4/005

    Abstract: 本发明涉及层叠电容器阵列,其具有电容器素体、至少2个第1及第2信号用端子电极、至少2个接地用端子电极、至少1个第1及第2外部连接导体。电容器素体具有多层绝缘体层、第1及第2信号用内部电极、第1~第3接地用内部电极。第1信号用内部电极夹着至少一层绝缘体层与第1或第3接地用内部电极相对,第2信号用内部电极夹着至少一层绝缘体层与第2或第3接地用内部电极相对。第1信号用内部电极与第1信号用端子电极连接,第2信号用内部电极与第2信号用端子电极连接,第1接地用内部电极与第1外部连接导体连接,第2接地用内部电极与第2外部连接导体连接,第3接地用内部电极与接地用端子电极和第1及第2外部连接导体连接。

    层叠电容器
    48.
    发明公开

    公开(公告)号:CN101471177A

    公开(公告)日:2009-07-01

    申请号:CN200810189124.3

    申请日:2008-12-29

    Inventor: 富樫正明

    CPC classification number: H01G4/005 H01G4/228 H01G4/30

    Abstract: 本发明提供一种层叠电容器。第一内部电极具有第一主电极、第一引出导体、第一连接导体和第二引出导体。第二内部电极具有第二主电极、第三引出导体和第二连接导体。第三内部电极具有第三主电极、第四引出导体。第三内部电极仅与第一连接导体连接。第一引出导体延伸的方向上的第一连接导体的长度比该方向上的第一引出导体及第一主电极的长度短。第三引出导体延伸的方向上的第二连接导体的长度比该方向上的第三引出导体及第二主电极的长度短。第二内部电极以通过绝缘体层与第一和第三内部电极的至少任一个邻接的方式进行层叠。

    层叠电容器
    49.
    发明公开

    公开(公告)号:CN101425374A

    公开(公告)日:2009-05-06

    申请号:CN200810173300.4

    申请日:2008-10-31

    Inventor: 富樫正明

    CPC classification number: H01G4/232 H01G4/30

    Abstract: 本发明涉及一种层叠电容器。素体具有交替层叠的第1和第2内部电极。第1内部电极具有第1主电极、连接于第1主电极的边缘部并向着素体1的第1侧面延伸的第1连接导体、以及连接于第1连接导体并向第3侧面延伸的第1引出导体。第2内部电极具有第2主电极、连接于第2主电极的边缘部并向着素体1的第1侧面延伸的第2连接导体、以及连接于第2连接导体并向第4侧面延伸的第2引出导体。第1引出导体被间隙从第1主电极隔开,第2引出导体被间隙从第2主电极隔开。

    叠层电容器
    50.
    发明授权

    公开(公告)号:CN100483580C

    公开(公告)日:2009-04-29

    申请号:CN03825030.6

    申请日:2003-09-09

    Abstract: 在电介质单体(12)内,从上到下按顺序配置第1内部导体(21)、第2内部导体(23)、第1内部导体(22)和第2内部导体(24)。第1内部导体(21、22)分别引出到电介质单体的相互对置的2个侧面。一对第2内部导体(23、24)分别引出到和分别引出第1内部导体(21、22)的相互对置的2个侧面不同的相互对置的2个侧面上。在电介质单体(12)的4个侧面分别配置端子电极(31~34),使其分别连接在这4个内部导体(21~24)上。

Patent Agency Ranking