-
公开(公告)号：CN108550630B
公开(公告)日：2021-03-16
申请号：CN201810553843.2
申请日：2018-06-01
Applicant: 电子科技大学
IPC: H01L29/861 , H01L21/329
Abstract: 一种二极管器件及其制作方法，属于功率半导体器件技术领域。器件的元胞结构包括金属阴极、N+衬底和N‑外延层和金属阳极，N‑外延层的顶层两侧具有沟槽结构，沟槽结构自下而上包括P+半导体区和P型半导体Well区，P型半导体Well区与其上方的金属阳极相接触，部分P型半导体Well区和N‑半导体外延层上表面有介质层；介质层与N‑半导体外延层上表面有异质半导体；异质半导体、介质层、P型半导体Well区以及N‑半导体外延层形成超势垒结构。本发明在不影响器件性能的前提下，显著降低了传统PIN器件正向开启电压，优化了器件反向恢复特性，获得了正向导通压降与关断损耗之间良好的折中特性。另外，本发明器件还提供了多种工作模式选择，极大地方便了实际应用场合。
-
公开(公告)号：CN107799582B
公开(公告)日：2021-03-16
申请号：CN201710986479.4
申请日：2017-10-20
Applicant: 电子科技大学
IPC: H01L29/06 , H01L29/423 , H01L29/739 , H01L21/331
Abstract: 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法，属于半导体功率器件领域。本发明克服了传统结构中N型电荷存储层的不利影响，获得更加优异的耐压性能，相比传统方式而言，解决了采用加深沟槽栅深度和减小元胞宽度致使器件的开关性能、导通压降和开关损耗折中特性以及可靠性受损的问题。本发明通过在P型体区上引入串联二极管结构，使得MOSFET的沟道电压拑位在很小的值，从而减小了器件饱和电流密度，改善了器件的短路安全工作区；通过在沟槽栅结构中引入分裂电极和分裂电极介质层，在保证了器件阈值电压和开关速度的同时提高了器件开关性能；浮空P型体区改善了器件正向导通压降与开关损耗的折中特性。另外，本发明提出CSTBT器件的制作工艺与传统制作工艺兼容。
-
公开(公告)号：CN107785415B
公开(公告)日：2021-03-16
申请号：CN201711026290.7
申请日：2017-10-27
Applicant: 电子科技大学
IPC: H01L29/739 , H01L29/06 , H01L21/331
Abstract: 本发明提供一种SOI‑RC‑LIGBT器件及其制备方法，包括N型衬底、埋氧化层和N型漂移区、沟槽栅极结构、P型基区、N+源区和P+接触区、发射极、氧化层、N型缓冲区、P型集电极区；在P型基区和N型缓冲区之间的N型漂移区表面具有N型条，N型条下方漂移区中具有P型埋层；N型条的右侧及P型埋层的右侧，与N型缓冲层的左侧及P型集电极区的左侧之间具有介质槽结构；N型条和介质槽结构之间具有N+集电区；本发明提出的SOI‑RC‑LIGBT，在消除IGBT导通特性snapback现象的同时，提高器件的击穿电压，降低器件的正向导通压降，提高关断速度，减小关断损耗，同时，改善集成续流二极管的反向恢复特性。
-
公开(公告)号：CN110600537B
公开(公告)日：2020-12-29
申请号：CN201911070895.5
申请日：2019-11-05
Applicant: 电子科技大学
IPC: H01L29/06 , H01L29/423 , H01L29/739 , H01L21/28 , H01L21/331
Abstract: 本发明属于功率半导体器件技术领域，涉及一种具有PMOS电流嵌位的分离栅CSTBT及其制作方法。本发明通过在传统的CSTBT基础上引入PMOS结构，有效的改善器件正向导通时的饱和电流，提高了器件的短路安全工作能力，同时由于消除了N型电荷存储层14对器件击穿特性的影响，因此可以提高N型电荷存储层14的掺杂浓度来改善器件正向导通时的载流子分布，从而提高了漂移区的电导调制能力降低了器件正向导通压降，并且，L型分离的栅结构减小了器件的栅电容尤其是密勒电容，提高了器件的开关速度，减小了器件的开关损耗。并且由于分离栅和栅结构集成同一个沟槽内，节约了芯片的面积。
-
公开(公告)号：CN110504312B
公开(公告)日：2020-09-15
申请号：CN201910806766.1
申请日：2019-08-29
Applicant: 电子科技大学
IPC: H01L29/739 , H01L27/06
Abstract: 本发明属于功率半导体器件技术领域，涉及一种具有短路自保护能力的横向IGBT。本发明提出的一种具有短路自保护能力的横向IGBT结构，通过在传统IGBT结构基础上集成一个PMOS结构和NMOS结构，同时配合二极管与电阻的使用，可以构成一个短路自保护电路来保护IGBT器件，当IGBT发生短路时，该保护电路使得IGBT栅电极与发射极之间形成一个低阻通路从而使得栅电极上的压降将来下，从而使得短路电流下降，避免了器件因发生短路而失效，而且该短路保护方式简单高效，集成度很高，体积小，成本低。
-
Patent Agency Ranking
公开(公告)号：CN109065621B
公开(公告)日：2020-08-14
申请号：CN201810996514.5
申请日：2018-08-29
Applicant: 电子科技大学
IPC: H01L29/739 , H01L29/06 , H01L21/335
Abstract: 一种绝缘栅双极晶体管及其制备方法，属于功率半导体技术领域。本发明通过在传统沟槽型IGBT器件的基区下方引入用以屏蔽漂移区与栅介质层之间电场的埋层并包围栅介质层以及在基区上表面形成肖特基接触金属，在不影响阈值电压等参数的条件下，降低了器件的导通压降，改善了载流子分布，优化了导通压降与关断损耗的折中特性，避免了栅介质层的击穿和高场下的退化，提高了器件的击穿电压和长期工作可靠性。并且本发明器件的制作工艺与现有工艺兼容性强，操作简单可控，有利于实现大规模生产。
-
公开(公告)号：CN108231878B
公开(公告)日：2020-06-30
申请号：CN201810113804.0
申请日：2018-02-05
Applicant: 电子科技大学
IPC: H01L29/739 , H01L29/40 , H01L21/331
Abstract: 一种双向沟槽栅电荷存储型IGBT，属于半导体功率器件技术领域。通过加宽传统沟槽栅结构并采用侧墙栅电极结构形成位于基区下方的台面(mesa)结构以及引入屏蔽沟槽结构，本发明在实现了器件对称的正/反向导通与关断特性的同时增大了载流子注入增强效应，改善了正向导通压降Vceon和关断损耗Eoff之间的折中；缓解了沟槽底部尖角处的电场集中效应，有效提高了器件的击穿电压；降低了器件的栅电容进而提高了器件的开关速度、降低了器件的开关损耗和对栅驱动电路能力的要求；避免了N型电荷存储层掺杂浓度和厚度对器件耐压的限制；降低了饱和电流密度，改善了器件的短路安全工作区；且有效抑制了器件导通时的EMI效应。此外，本发明提供的制作方法与传统CSTBT的制作方法兼容。
-
公开(公告)号：CN107808899B
公开(公告)日：2020-05-01
申请号：CN201711026475.8
申请日：2017-10-27
Applicant: 电子科技大学
IPC: H01L29/739 , H01L29/06 , H01L27/12 , H01L21/84
Abstract: 本发明提供一种具有混合导电模式的横向功率器件及其制备方法，包括P型衬底、埋氧化层、N型漂移区、P型基区、N型缓冲区、N型源区、P型接触区、P型集电极区、发射极、集电极、栅介质层、栅电极，N型漂移区表面具有N型条和P型条，N型条和P型条在器件漂移区表面垂直于沟道长度方向相间排列，N型条和P型条下方漂移区中具有P型RESURF层；N型条、P型条和P型RESURF层三者与N型缓冲区之间具有介质槽结构；N型条和P型条的浓度大于N型漂移区的浓度；介质槽结构的深度不小于N型条、P型条和P型集电极区的深度；本发明实现了表面SJ‑LDMOS与LIGBT的混合导电，可以获得更低的导通压降，更高的耐压，更快的开关速度，更低的关断损耗，并消除了snapback效应，大大提升了器件性能。
-
公开(公告)号：CN108461537B
公开(公告)日：2019-11-29
申请号：CN201810113819.7
申请日：2018-02-05
Applicant: 电子科技大学
IPC: H01L29/40 , H01L29/423 , H01L29/739 , H01L21/331 , H01L21/28
Abstract: 一种沟槽栅电荷存储型IGBT，属于半导体功率器件技术领域。通过加宽传统沟槽栅结构并采用侧墙栅电极结构形成位于基区下方的台面(mesa)结构，以及引入屏蔽电荷存储层电场的屏蔽沟槽结构，增大了载流子注入增强效应，改善了正向导通压降Vceon和关断损耗Eoff之间的折中；缓解了沟槽底部尖角处的电场集中效应，有效提高了器件的击穿电压；降低了器件的栅电容尤其是密勒电容CGC以及栅电荷QG，提高了器件的开关速度、降低了器件的开关损耗和对栅驱动电路能力的要求；避免了N型电荷存储层掺杂浓度和厚度对器件耐压的限制；降低了饱和电流密度，改善了器件的短路安全工作区(SCSOA)；并且有效抑制了器件导通时的EMI效应。此外，本发明提供的制作方法与传统沟槽栅电荷存储型IGBT制作方法兼容。
-
公开(公告)号：CN110504312A
公开(公告)日：2019-11-26
申请号：CN201910806766.1
申请日：2019-08-29
Applicant: 电子科技大学
IPC: H01L29/739 , H01L27/06
Abstract: 本发明属于功率半导体器件技术领域，涉及一种具有短路自保护能力的横向IGBT。本发明提出的一种具有短路自保护能力的横向IGBT结构，通过在传统IGBT结构基础上集成一个PMOS结构和NMOS结构，同时配合二极管与电阻的使用，可以构成一个短路自保护电路来保护IGBT器件，当IGBT发生短路时，该保护电路使得IGBT栅电极与发射极之间形成一个低阻通路从而使得栅电极上的压降将来下，从而使得短路电流下降，避免了器件因发生短路而失效，而且该短路保护方式简单高效，集成度很高，体积小，成本低。
-
-
-
-
-
-
-
-
-
Search Results
201
records
(took 0.065 seconds)
