-
公开(公告)号：CN102497302A
公开(公告)日：2012-06-13
申请号：CN201110383717.5
申请日：2011-11-28
Applicant: 曙光信息产业(北京)有限公司
Abstract: 本发明提供了一种千兆和万兆混合网络接入系统，所述接入系统包括：GE/10GE光纤通路、光电转换模块、主机、与所述光电转换模块连接的编程控制单元；所述GE/10GE光纤通路和所述光电转换模块连接，所述编程控制单元与所述主机连接；所述编程控制单元包括：信号切换模块、与所述信号切换模块连接的可编程晶振模块、分别与所述信号切换模块和所述可编程晶振模块连接的FPGA单元；所述FPGA单元通过PCIE总线与所述主机连接。本发明提供的千兆和万兆混合网络接入系统，占用资源少，从物理层控制入手，利用可编程晶振实现了千兆以太网和万兆以太网的混合接入。
-
公开(公告)号：CN102495359A
公开(公告)日：2012-06-13
申请号：CN201110413599.8
申请日：2011-12-13
Applicant: 曙光信息产业(北京)有限公司
IPC: G01R31/3185
Abstract: 本发明提供了一种FPGA调试系统和方法，所述系统包括FPGA待测逻辑模块、信号采集单元模块、触发条件电路单元模块和数据传输单元模块，其信号采集单元模块采集FPGA待测逻辑模块传输来的触发信号，同时触发条件电路单元模块控制信号采集单元模块的信号采集停止；所述方法，增加了调试用的触发条件电路单元以及采集关键信号用的信号采集单元。本发明提供的FPGA调试系统和方法，去掉调试时的外界电缆，使用起来比较方便；而且可以利用FPGA外界的大容量存储资源，增大条件触发之后所能分析的数据量，有利于更快的定位问题。
-
公开(公告)号：CN102404222A
公开(公告)日：2012-04-04
申请号：CN201110383669.X
申请日：2011-11-28
Applicant: 曙光信息产业(北京)有限公司
IPC: H04L12/56
Abstract: 本发明提供了一种支持多端口的网络数据报文统计系统，支持多端口的网络数据报文统计系统，其包括：报文触发电路和统计输出电路，所述统计系统包括统计设备，所述报文触发电路、所述统计设备和所述统计输出电路依次连接；所述报文统计系统利用型号为lx130t的fpga芯片。本发明提供的支持多端口的网络数据报文统计系统，可以对数据报文进行无遗漏的统计。
-
公开(公告)号：CN102075525A
公开(公告)日：2011-05-25
申请号：CN201010611734.5
申请日：2010-12-17
Applicant: 曙光信息产业(北京)有限公司
IPC: H04L29/06
Abstract: 本发明提供了一种通过软件向硬件发送连接无效请求实现删除硬件中TCP连接的方法。内核驱动申请一块内存空间，作为软件向硬件发送TCP连接无效请求的缓冲区。接口库软件根据应用软件要求，对要删除的TCP连接信息，构造成TCP连接无效请求，写入TCP连接无效请求缓冲区，硬件定期查询TCP连接无效请求缓冲区，根据请求信息，把硬件中对应的TCP连接删除掉。应用软件可以删除硬件中的TCP连接，就可以在处理完一个TCP连接后直接把该连接从硬件中删除，以后该连接的数据就可以被硬件的TCP连接表过滤掉，不会再上传到主机软件中，从而可以过滤掉无用流量，提升系统效率。
-
公开(公告)号：CN101707513B
公开(公告)日：2015-10-21
申请号：CN200910238673.X
申请日：2009-11-30
Applicant: 曙光信息产业(北京)有限公司
Abstract: 本发明公开了基于正则表达式的深度包检测方法和设备，其中，该方法包括：S102，对于每个状态，根据压缩该状态所对应行所采用的数据格式，得到预先存储的压缩状态表；以及S104，根据当前所处状态、所得到的压缩状态表和新输入的字符，得到下一状态并跳转到该状态。通过本发明，大大减少了存储DFA所需要的存储空间。
-
Patent Agency Ranking
公开(公告)号：CN102685091B
公开(公告)日：2015-08-19
申请号：CN201110383678.9
申请日：2011-11-28
Applicant: 曙光信息产业(北京)有限公司
Abstract: 本发明提供了一种万兆以太网变速箱Fifo读写控制及容错系统，其包括：PCS接收设备和与其通过接口总线XSBI连接的收发器；所述PCS接收设备包括Demux模块、同步头查找模块、解扰模块、Gearbox Fifo变速模块和64B/66B解码模块；所述Demux模块、所述同步头查找模块、所述解扰模块、所述Gearbox Fifo变速单元和所述64B/66B解码模块依次连接；所述Gearbox Fifo变速单元包括：超短帧处理模块、超长帧处理模块、丢帧头处理模块、丢帧尾处理模块、读写选择模块和监控数据模块。本发明提供的一种万兆以太网变速箱Fifo读写控制及容错系统，避免了因为线路信号质量问题带来的误读写或控制出错的问题。
-
公开(公告)号：CN102392816B
公开(公告)日：2015-05-13
申请号：CN201110415026.9
申请日：2011-12-13
Applicant: 曙光信息产业(北京)有限公司
IPC: F04B51/00
Abstract: 本发明提供一种基于FPGA实现的风扇测速的方法，在FPGA内部包括：同步模块(1)、计数模块(2)、采样模块(3)、计算模块(4)、系统时钟(5)和计时器模块(6)功能模块构成，所有模块由系统时钟模块(5)提供250MHz的时钟。与现有技术性比，本发明的有益效果在于：采用本方案，在有风扇的FPGA板卡上几乎不会增加额外的设备，唯一的要求是将风扇的信号通过OC门输入；在FPGA内部此方案也不会占用太多资源，是板卡系统上一个非常实用的增值功能；精确的风扇转速结果也可以作为判断板卡工作温度或是否有异常的参考。
-
公开(公告)号：CN102521356B
公开(公告)日：2015-04-01
申请号：CN201110415194.8
申请日：2011-12-13
Applicant: 曙光信息产业(北京)有限公司
IPC: G06F17/30
Abstract: 本发明提供一种基于确定有限状态自动机的正则表达式匹配设备和方法，所述设备包括：包派发器和结果收集模块，所述正则表达式匹配系统包括：匹配单元和与其连接的存储单元；所述匹配单元分别与所述包派发器和所述结果收集模块连接。所述方法包括，首先将每个状态的转移表分解为字符替换表和简化状态表，分解之后，很多状态具有相同的字符替换表，这些状态间可共享；此外，很多状态有相似的字符替换表，将少数跳转提取出来后，这些状态也可共享相同的字符替换表。本发明提供的基于确定有限状态自动机的正则表达式匹配设备和方法，大大减少了存储DFA需要的存储空间，在有限的空间内可以存储较多的正则表达式。
-
公开(公告)号：CN102684956A
公开(公告)日：2012-09-19
申请号：CN201110383723.0
申请日：2011-11-28
Applicant: 曙光信息产业(北京)有限公司
Abstract: 本发明提供了一种10Gbps网络接入系统，其包括：自动化控制装置和与所述自动化控制装置连接的收发器，所述10Gbps网络接入系统包括：与所述自动化控制装置连接的可编程晶振。所述10Gbps网络接入方法，开始依赖于光电转换器传递给fpga的signallost信号和电路的全局复位信号；开始状态IIC并不配置电路中的晶振，默认进入探测10Gbps网络类型；利用MAC fifo或POS fifo分别进行两种网络类型的探测。本发明提供的10Gbps与OC192网络自适应接入系统和方法，无需人为对网络的接入进行任何设置，若有光纤插拔动作，即对10Gbps与OC192网络进行自动化的探测和适应。
-
公开(公告)号：CN102546290A
公开(公告)日：2012-07-04
申请号：CN201110384035.6
申请日：2011-11-28
Applicant: 曙光信息产业(北京)有限公司
IPC: H04L12/26
Abstract: 本发明提供了一种10Gbps网络流量下测试TCP并发连接的测试装置，包括主机和与其通过PCIe总线连接的测试单元；所述测试单元包括：与所述主机连接的PCIe控制器，与所述PCIe控制器连接的并发测试单元；所述并发测试单元包括：依次连接的TxDuplicate电路、TxAddPayload电路和10G以太网控制器。本发明提供的10Gbps网络流量下测试TCP并发连接的测试装置，基于fpga实现，以简单可靠的方式实现千万级别并发流的测试，而且可以减少测试的时间。
-
-
-
-
-
-
-
-
-
Search Results
60
records
(took 0.026 seconds)
