-
公开(公告)号：CN102754080A
公开(公告)日：2012-10-24
申请号：CN201080063240.6
申请日：2010-02-23
Applicant: 富士通株式会社
Abstract: 当在应用(A)中检测出排他开始事件时，向线程(B)通知中断信号(排他开始)。当接收到排他开始事件的通知时，通过使线程(B)避让来释放从CPU(102)。由于在线程队列中存在线程(Y)，从CPU(102)被分配线程(Y)。由此，在从CPU(102)中，执行线程(Y)。当线程(Y)结束时，线程队列是空的，因此转移到低功率模式。之后，当在应用(A)中检测出排他结束事件时，从应用(A)向从CPU(102)通知中断信号(排他结束)。在从CPU(102)中，当接收到排他结束事件的通知时，在从CPU(102)中恢复线程(B)。由此，能够从使线程(B)避让的位置再次执行。
-
公开(公告)号：CN102754079A
公开(公告)日：2012-10-24
申请号：CN201080063238.9
申请日：2010-02-23
Applicant: 富士通株式会社
IPC: G06F9/50
CPC classification number: G06F9/505
Abstract: 在多核处理器系统中，应用程序A、C、D处于执行中，并且执行中的应用程序全部都是高可靠性应用程序。向CPU 0分配了应用程序C和应用程序D的高可靠性主线程，向CPU 1分配了应用程序A的高可靠性主线程。当作为主CPU的CPU 0通过调度器(100)接收到作为低可靠性应用程序的应用程序B的低可靠性线程的分配指示时，确定没有被分配高可靠性主线程的CPU。这里，确定为CPU 2和CPU 3，CPU 0通过调度器(100)向所确定的CPU 2通知低可靠性线程的起动指示。由此，以不将高可靠性主线程和低可靠性线程分配给同一个CPU的方式进行了控制。
-
公开(公告)号：CN106576281B
公开(公告)日：2021-03-12
申请号：CN201480081236.0
申请日：2014-08-20
Applicant: 富士通株式会社
IPC: H04W40/02 , H04W40/22 , H04L12/703 , H04L12/721 , H04W4/30 , H04W24/04 , H04W84/18
Abstract: 本实施例所涉及的节点(100)在检测到下属的汇节点的故障的情况下，通过对各子节点发送附近探查委托信息，从各子节点接收附近探查报告信息。节点(100)基于从子节点获取的附近探查报告信息，确定成为故障的汇节点的替代的最佳的子节点。节点(100)对确定出的子节点发送汇节点化指示信息，使其汇节点化，来重新构建网络。
-
公开(公告)号：CN102934086B
公开(公告)日：2017-08-25
申请号：CN201080067340.6
申请日：2010-06-10
Applicant: 富士通株式会社
IPC: G06F9/50
CPC classification number: G06F1/3287 , G06F1/3228 , G06F1/324 , G06F1/329 , G06F1/3293 , G06F1/3296 , G06F9/45533 , G06F9/4856 , G06F9/4893 , G06F9/5088 , G06F9/5094 , G06F17/303 , Y02D10/122 , Y02D10/126 , Y02D10/171 , Y02D10/172 , Y02D10/22 , Y02D10/24 , Y02D10/26 , Y02D10/28 , Y02D10/32
Abstract: 本发明涉及多核处理器系统、电力控制方法及电力控制程序,当作为转移对象的软件是OS时，CPU（＃0）与CPU（＃2）利用在超级管理器（204）中执行的转移部（304），使特定的软件从CPU（＃0）向CPU（＃2）转移。CPU（＃2）利用检测部（302）检测特定的软件从CPU（＃0）向最大的处理能力值比CPU（＃0）低的CPU（＃2）转移的转移状态。检测后，在通过检测部（302）检测到转移状态时，CPU（＃2）利用设定部（303）将CPU（＃0）的检测时刻的处理能力值设定为比转移前低的处理能力值。
-
公开(公告)号：CN105930289A
公开(公告)日：2016-09-07
申请号：CN201610236777.7
申请日：2010-07-30
Applicant: 富士通株式会社
CPC classification number: G06F13/24 , G06F1/324 , G06F1/329 , G06F9/4812 , G06F9/5033 , G06F13/26 , G06F13/34
Abstract: CPU#0检测进程1的分配指示。CPU#0取得残余时间，该残余时间是从作为对CPU#1分配的中断处理的句柄B的事件的产生时刻到句柄B的执行期限为止的时间(句柄B的Dt)减去句柄A的处理时间即句柄B的CP后的时间。CPU#0判断所取得的残余时间是否为进程1的被定义禁止中断的处理的处理时间(进程1的CP)以上。即，在对CPU#1分配了进程1的情况下，即使在进程1的执行中产生句柄B的事件，也判断是否能够遵守句柄B的Dt。若在进程1的执行中产生句柄B的事件，则判断为能够遵守句柄B的Dt。因此，CPU#0将进程1向CPU#1分配。
-
Patent Agency Ranking
公开(公告)号：CN105917683A
公开(公告)日：2016-08-31
申请号：CN201480073376.3
申请日：2014-01-20
Applicant: 富士通株式会社
CPC classification number: H04W56/001 , H04W4/70 , H04W52/0216 , H04W52/0219 , H04W52/0229 , H04W52/028 , H04W84/18 , Y02D70/00
Abstract: 本发明涉及通信节点、系统以及同步方法。各传感器节点(102)在传感器节点(102)所搭载的电池的容量成为规定量以上的情况下，控制传感器节点(102)的状态和接受部，以便接收部的状态第一状态变为第二状态，第一状态是传感器节点(102)的接收部的消耗电力为第一电力的状态，第二状态是传感器节点(102)的接收部的消耗电力为高于第一电力的状态。传感器节点(102)发送请求用于获取多跳通信的同步的同步信号(S2)的发送的同步请求信号(S1)。传感器节点(102)接收针对同步请求信号(S1)的同步信号(S2)。传感器节点(102)在接收部接收到同步信号(S2)后再从本传感器节点(102)以外的传感器节点(102)接收到同步请求信号(S1)的情况下，发送针对接收到的同步请求信号(S1)的同步信号(S2)、且基于接收到的同步信号(S2)的同步信号(S2)。
-
公开(公告)号：CN103210377B
公开(公告)日：2016-06-01
申请号：CN201080070129.X
申请日：2010-11-15
Applicant: 富士通株式会社
CPC classification number: G06F1/3275 , G06F1/3225 , G06F1/3237 , G06F13/1668 , G06F13/32 , G06F13/364 , Y02D10/128 , Y02D10/13 , Y02D10/14
Abstract: 本发明涉及信息处理系统，抑制信息处理系统（100）的消耗电力，同时消除共享资源（106）的访问冲突。总线控制器（108）利用高速缓存缺失检测部（119），来检测表示CPU（101）、CPU（102）的高速缓存命中或者高速缓存缺失的第1信息。另外，总线控制器（108）利用高速I/O检测部（120），来检测表示DMA控制器（103）、DMA控制器（104）的激活状态或者非激活状态的第2信息。总线控制器（108）利用生成部（123），基于第1信息和第2信息生成设定信号。
-
公开(公告)号：CN103154893B
公开(公告)日：2016-05-04
申请号：CN201080069414.X
申请日：2010-10-05
Applicant: 富士通株式会社
IPC: G06F9/48
CPC classification number: G06F9/30043 , G06F9/3009 , G06F9/3842 , G06F11/0724 , G06F11/1407 , G06F11/1438 , G06F11/3017 , G06F17/40 , G06F2201/865 , G06F2209/5018
Abstract: 本发明涉及多核处理器系统、监视控制方法以及监视控制程序。在特定的CPU保存状态信息期间，其他的CPU持续处理，实现无停止动作。CPU（＃0）利用检测部（301）来检测进程（210）执行的情况。检测后，CPU（＃0）利用生成部（302）来生成对表示进程（210）的执行状态和进程（210）内成为各监视对象线程的线程（212）的执行状态的状态信息（215）进行保存的监视线程（211）。由此，在CPU（＃0）正在保存状态信息（215）的期间，CPU（＃1）能够执行与进程（210）没有依赖关系的进程（220），能够实现无停止动作。
-
公开(公告)号：CN102947817B
公开(公告)日：2016-03-02
申请号：CN201080067646.1
申请日：2010-06-23
Applicant: 富士通株式会社
CPC classification number: H04L29/02 , G06F12/1416 , Y02D10/13
Abstract: 本发明涉及通信装置、通信方法以及通信程序。通信装置（101＃0）能够控制访问自身装置的存储器亦即MEM（201＃0）的访问部（304）以及通过I／F（109＃0）与通信装置（101＃1）通信的通信部（305）。通信装置（101＃0）利用检测部（301）检测从自身装置内产生的访问请求，利用判断部（302）判断访问请求中的访问对象数据的地址是否为分配至MEM（201＃0）的地址。通信装置（101＃0）利用控制部（303），基于判断部（302）判断的判断结果，选择并执行访问部（304）进行的处理、通信部（305）进行的处理中任意一方的处理。
-
公开(公告)号：CN102947807B
公开(公告)日：2015-09-09
申请号：CN201080067437.7
申请日：2010-06-14
Applicant: 富士通株式会社
IPC: G06F12/08
CPC classification number: G06F12/0828 , G06F12/0815 , G06F12/0831 , G06F12/0837 , G06F12/0842 , G06F12/0875 , G06F2212/1024 , G06F2212/1028 , G06F2212/171 , G06F2212/452 , G06F2212/621 , Y02D10/13
Abstract: 多核处理器系统（100）包含执行被CPU分别访问的高速缓冲存储器中储存的共享数据的值的一致性的执行部（503）。多核处理器系统（100）利用检测部（504）检测被CPU（＃0）执行的第1线程，确定被成为CPU（＃0）以外的CPU（＃1）正在执行的第2线程。在确定后，多核处理器系统（100）利用判断部（506）判断是否存在被第1以及第2线程共同访问的共享数据。在判断为不存在共享数据的情况下，多核处理器系统（100）利用执行部（503）使与CPU（＃0）对应的监听对应高速缓冲存储器（＃0）和与CPU（＃1）对应的监听对应高速缓冲存储器（＃1）的一致性的执行停止。
-
-
-
-
-
-
-
-
-
Search Results
82
records
(took 0.03 seconds)
