公开(公告)号：CN1715936A

公开(公告)日：2006-01-04

申请号：CN200510027379.6

申请日：2005-06-30

Applicant: 复旦大学

Inventor： 陈建 ,  周晓方 ,  赵长虹 ,  周电

IPC: G01R31/00 ,  G01R31/317 ,  G06F11/22

Abstract: 本发明属集成电路计算机辅助测试技术领域，具体为一种在系统级芯片测试过程中避免出现热点和均匀分布测试热量的方法。该方法包括建立SOC测试升温表、构造测试兼容图、提取并行测试集合和进行测试规划等步骤，测试规划包括对并行测试集合的Bin－Packing初始构造并结合全局优化，最大限度缩短测试时间。本发明方法可有效避免出现热点，并确保使测试热量分布均匀。

公开(公告)号：CN1604093A

公开(公告)日：2005-04-06

申请号：CN200410067827.0

申请日：2004-11-04

Applicant: 复旦大学

Inventor： 赵长虹 ,  陈建 ,  王俊宇 ,  周晓方 ,  周电

IPC: G06F17/50

Abstract: 本发明属集成电路计算机辅助设计和辅助测试技术领域。具体为一种基于全局的扫描链构架及相应的测试资源分配方法。目前对组合电路的测试已经比较成熟，但是对时序电路的测试现有的测试方法需要较长的测试时间。本发明提出一种基于全局扫描链的测试结构，使测试时间较传统的扫描链有数量级上的减少，从而使测试成本得以降低。在此基础上，本发明还利用bin－packing算法对测试资源进行重新分配，使测试资源的利用率得以进一步的提高。