公开(公告)号：CN102801441A

公开(公告)日：2012-11-28

申请号：CN201210265228.4

申请日：2012-07-27

Applicant: 北京邮电大学

Inventor： 张民 ,  焦璐 ,  韩大海 ,  罗鹏飞

IPC: H04B1/7073

Abstract: 本发明涉及全数字扩频领域，公开了一种全数字扩频通信系统中接收端的同步时钟提取方法，接收端将接收到的数据分别与PN码或者PN码的反码做自相关运算，得到时钟信号frame_clk0的值在信道无噪声的情况下可以作为接收端接收到一个完整扩频码时的结束标志，一个完整扩频码表示一个原始bit时钟周期内接收的扩频后的数据。但在有噪声的信道中传输数据时，frame_clk0存在毛刺现象严重，则不能精确的作为接收端译码模块的同步时钟，通过FPGA的可编程性把含毛刺的粗时钟信号frame_clk0多次移位相加处理后得到精确时钟信号frame_clk作为扩频接收端的同步时钟，可消除时钟不同步问题导致的译码错误现象。

公开(公告)号：CN101149419B

公开(公告)日：2011-06-15

申请号：CN200710177241.3

申请日：2007-11-13

Applicant: 北京邮电大学

Inventor： 张永军 ,  韩大海 ,  刘俊涛 ,  尧昱 ,  顾畹仪

IPC: G01R31/28 ,  G01R31/3167

Abstract: 本发明为一种可用于带有表贴芯片电路设计的验证调试系统，该系统提供了一种新的调试验证带有表贴芯片电路的方法，其提供两种有效的布线途径，利用可编程逻辑芯片强大的编程能力进行编程布线，采用可编程逻辑开关来实现元器件管脚间导线的连通，把传统的带有表贴芯片电路的验证和前期调试设计流程大大简化，可根据不同的调试验证电路选用不同的配件，固定芯片，焊接或插接阻容元件，设置电路通道，固定托片，连通插孔或进行布线编程，下载程序后即可调试验证。该系统方便设计修改，简化设计周期，节省工时成本。