-
公开(公告)号：CN114690678B
公开(公告)日：2025-05-13
申请号：CN202011621302.2
申请日：2020-12-31
Applicant: 中核控制系统工程有限公司
IPC: G05B19/042
Abstract: 本发明属于电子电路技术领域，具体涉及一种基于FPGA+ARM的双卡冗余的诊断及切的设计方法。该方法通过对模块内部重要部件、功能及冗余交互信号进行诊断进而实现模块的冗余切换，从而应用于工业控制系统的双卡冗余设计方案中，实现高系统可靠性的冗余卡件功能。
-
公开(公告)号：CN119210895A
公开(公告)日：2024-12-27
申请号：CN202411686289.7
申请日：2024-11-25
Applicant: 中核控制系统工程有限公司
Abstract: 本申请公开一种基于FPGA和SOC的可信通信方法，涉及可信通信技术领域，工程师站与控制站采用SM2签名算法进行身份认证，认证成功后获取SM4密钥，采用SM4加密的配置信息交互的方式进行通信，每一次会话，SM4密钥均动态确定。本申请实现了核工业控制领域的可信通信。
-
公开(公告)号：CN117131708A
公开(公告)日：2023-11-28
申请号：CN202311393712.X
申请日：2023-10-26
Applicant: 中核控制系统工程有限公司
IPC: G06F30/20 , G06F111/10
Abstract: 本发明公开一种核工业DCS设备数字孪生抗震机理模型建模方法及应用，涉及核工业DCS设备数字孪生领域。本发明运用单次试验结果和数值仿真计算进行回归分析，建立一条高精度的数字孪生基线，并且，基于这条数字孪生基线进行数字孪生机理模型的建立，能够在有效提高数值仿真计算精度的前提下，降低60%以上的建模成本。本发明通过采用构建得到的数字孪生机理模型，能够精确实现数字孪生的实时诊断和预测能力，并且，通过采用构建得到的数字孪生机理模型能够为设计人员提供早期设计验证功能，为运维人员提供辅助决策支持。
-
公开(公告)号：CN113131998B
公开(公告)日：2022-10-21
申请号：CN201911396861.5
申请日：2019-12-30
Applicant: 中核控制系统工程有限公司
IPC: H04B10/038 , H04B10/275 , H04B10/40
Abstract: 本发明属于安全级DCS通信配套工具技术领域，具体涉及一种安全级多节点通信网络的光切换矩阵装置。包括光切换矩阵装置、供电模块、光模块光纤适配器、及光纤；所述的光切换矩阵装置由两个非保持型(Non‑Latching)微机械(MEMS)光开关5‑1和5‑2按照一定的盘纤方式组成；本发明提供了一种安全级多节点通信网络的光切换矩阵装置，使用起来安全可靠。切换方式灵活，结构简单，使用方便，直接配合多节点通信模块，即插即用，免去了盘纤和繁复的组网环节，极大的提高了通信效率，提高了产品的可靠性和可用性。在核安全级多节点通信网络的光纤通路上实现了通信的容错设计。
-
公开(公告)号：CN106773785B
公开(公告)日：2020-02-18
申请号：CN201611217358.5
申请日：2016-12-26
Applicant: 中核控制系统工程有限公司
IPC: G05B17/02
Abstract: 本发明提供一种基于FPGA技术的核安全级仪控系统的智能仿真验证平台的实现方法，其步骤如下：第一步：基于FPGA技术，按照核电站安全级仪控系统的硬件设备搭建仿真验证平台，给所有硬件板卡分配唯一的站号和槽位号；第二步：根据板卡被分配的站号和槽位号，配置各板卡参数、输入向量，仿真验证平台能够模拟实际核电站安全级仪控系统中一个板卡或多板卡的情况；第三步：搭建每个槽位对应板卡的波形窗口，输入输出信号波形分组化，进而形成一个闭环的仿真验证平台；第四步：启动仿真验证平台进行验证。本发明能够真实模拟实际核电站的核仪控系统，既能满足稳定性、可靠性和安全性，又能实现智能仿真验证。
-
Patent Agency Ranking
公开(公告)号：CN110795754A
公开(公告)日：2020-02-14
申请号：CN201911100732.7
申请日：2019-11-12
Applicant: 中核控制系统工程有限公司
Abstract: 本发明属于工业级控制系统技术领域，具体涉及一种基于FPGA的维护信息安全方法。本发明技术方案基于FPGA的维护信息安全方法，从而能加强对分布式控制系统(DCS)和工程师站的数据安全，对通信进行加密和签名，保证在控制系统收到恶意攻击时，还能正常可靠的运行。
-
公开(公告)号：CN106656711B
公开(公告)日：2019-06-18
申请号：CN201611218763.9
申请日：2016-12-26
Applicant: 中核控制系统工程有限公司
IPC: H04L12/40
Abstract: 本发明提供一种令牌总线时隙预定义方法，其系统预先定义令牌总线时隙优先级，每个单元通过接收的报文，判定当前占用总线的单元、时隙及占用时隙的先后顺序，并计算出自己占用的总线时隙，依次占用总线发送报文。采用本发明提出的总线时隙预定义的存储工作模式，总线上所有单元能够通过接收报文的个数及时间，判断当前占用总线的单元及时隙，按照预定义总线时隙优先级顺序发送报文。本发明提出的令牌总线时隙预定义通信方法即可实现可靠通信，又可加快通信响应并缩短交互时间。
-
公开(公告)号：CN109741211A
公开(公告)日：2019-05-10
申请号：CN201811602120.3
申请日：2018-12-26
Applicant: 中核控制系统工程有限公司
Abstract: 本发明涉及一种基于FPGA的核电厂安全级网络通信系统设计方法，包括以下步骤：步骤一、本节点处理FPGA上电读取EEPROM中存储的环形网络属性参数，获取其他节点属性参数信息和本节点属性参数信息；步骤二、本节点应用层获取R-bus数据包，按照应用层自定义协议数据包格式，给R-bus数据包加上环网号、节点号、设备类型、环类型、总过环次数、已过环次数、包序号、分帧号和接收R-bus数据包组成应用层发送数据包，该应用层发送数据包发送至链路层发送数据处理部分。本发明具有高可靠性和完整性。采用了基于FPGA技术的硬件架构来实现主要的控制和通信功能，系统的稳定运行不依赖微处理器和软件。
-
公开(公告)号：CN108170402A
公开(公告)日：2018-06-15
申请号：CN201711189101.8
申请日：2017-11-24
Applicant: 中核控制系统工程有限公司
Abstract: 本发明属于工业控制技术领域，具体涉及一种基于FPGA的浮点数对数函数实现方法。对于任意一个求以a为底X的对数，a为已知参数，X为输入，利用换底公式将任意对数化为以2为底的对数；求log2X：IEEE754标准中，一个规格化32位的浮点数X的真值表示为：X＝(‑1)S×(1.M)×2e，其中e＝E‑127，S表示浮点数X的754格式的符号位，M表示尾数位，E表示浮点数X的754格式的阶码；假定log2(1.M)＝L，则1.M＝2L，通过两边不断求平方，逐步求出所有的L值；通过以上过程，求对数函数已经转化为硬件易于实现的形式，用verilog硬件描述语言描述上述过程在FPGA平台上实现。直接采用对浮点数求对数函数，运算步骤简单。运算过程不需要定点数和浮点数的相互转化，运算周期短，相应时间快。
-
公开(公告)号：CN106850369A
公开(公告)日：2017-06-13
申请号：CN201611217053.4
申请日：2016-12-26
Applicant: 中核控制系统工程有限公司
IPC: H04L12/40
CPC classification number: H04L12/40176
Abstract: 本发明属于核电厂DCS平台通信技术领域，具体涉及一种安全级DCS高速冗余总线通信方法。包括以下步骤：(1)采用两路不同的物理介质进行传输；(2)采用两路不同的链路层进行传输；(3)采用两路不同的接收处理模块；(4)发送模块接收到发送使能，在步骤(1)确定的两条不同的冗余总线上按照步骤(2)确定的两种帧结构开始发送；(5)步骤(3)确定的两种接收处理模块对接收数据解码，完成后置标志位；(6)设定步骤(3)确定的两种接收处理模块之一为主处理模块；(7)主处理模块发现一路总线置标志位后，在系统设定的时间内，等待另一路数据标志位置位，若置位，则对数据进行比较；否则，则报警冗余总线一路故障。
-
-
-
-
-
-
-
-
-
Search Results
53
records
(took 0.039 seconds)
