-
公开(公告)号:CN107423054B
公开(公告)日:2021-03-19
申请号:CN201710512792.4
申请日:2017-06-29
Applicant: 北京广利核系统工程有限公司 , 中国广核集团有限公司
Abstract: 本发明属于自动化控制的技术领域,要解决的技术问题是提供一种能够自主控制不受第三方限制的基于FPGA的自定义图形化算法组态装置、系统和方法;所述装置包括:自定义的图形库,设置成包括表征所述FPGA逻辑运算的图形块;自定义的算法库,设置成包括与所述自定义的图形库中每个图形块对应的算法块;图形化组态模块,设置成能够调用所述自定义的图形库中的图形块,进行自定义算法组态;图形逻辑关系识别模块,设置成分析所述图形化组态模块中自定义图形算法组态的关系,获取所述算法的逻辑关系;代码生成模块,基于所述图形逻辑关系识别模块获取的所述算法的逻辑关系,调用所述自定义的算法库中的算法块,生成机器语言代码。
-
公开(公告)号:CN107782964B
公开(公告)日:2021-01-29
申请号:CN201710904099.1
申请日:2017-09-29
Applicant: 北京广利核系统工程有限公司 , 中国广核集团有限公司
IPC: G01R23/10
Abstract: 本发明属于脉冲信号采集处理的技术领域,为了解决现有技术中脉冲信号测量功能单一和对硬件要求高的技术问题,提供一种可选择性输出脉冲信号频率与计数的测量系统、测量方法;所述测量系统包括:控制指令接收模块,设置成能够接收输出脉冲信号频率或输出脉冲信号计数指令;数据处理模块,设置成获取预定数量的数据包对应的计数值;当接收到需要输出脉冲信号计数指令时,按照第一预定算法计算脉冲信号计数值Z;当接收到需要输出脉冲信号频率指令时,按照第二预定算法计算当前脉冲信号频率F;其中,当所述预定数量包的个数N,第n个数据包的计数值为Cn,N和n分别为正整数;并且:第一预定算法为:Zn=Cn‑Cn‑1;第二预定算法为:
-
公开(公告)号:CN107505887B
公开(公告)日:2020-04-17
申请号:CN201710760883.X
申请日:2017-08-30
Applicant: 北京广利核系统工程有限公司 , 中国广核集团有限公司
IPC: G05B19/048
Abstract: 本发明属于工业自动化控制的技术领域,为了解决现有技术中安全控制显示单元采用BOOL信号导致指令信号无法有效被识别导致的技术问题,本发明提供一种安全控制显示单元、带有显示单元的安全控制系统及方法,能够解决安全级系统异步通信导致的控制指令丢失问题,确保操作指令输出的有效性;所述安全控制显示单元包括:指令输入模块,设置向与所述安全控制显示单元连接的控制站输入操作指令;指令生成模块,基于所述指令输入模块接收的操作指令,进行预定格式编码;其中,所述预定格式编码包括在操作指令中周期性的增加操作计数器数值,所述操作计数器数值设置成用于表征下游控制站识别用户是否对现场设备产生操作。
-
公开(公告)号:CN107479530B
公开(公告)日:2019-11-29
申请号:CN201710633839.2
申请日:2017-07-29
Applicant: 北京广利核系统工程有限公司 , 中国广核集团有限公司
IPC: G05B23/02
Abstract: 本发明提供一种实现控制站间SOE分辨率低于1ms的方法,本发明在采用同一时钟源硬接线方式传输对时同步信号的情况下,借助SOE设备的定时器,合理利用均匀补偿算法,可以将SOE设备对时后的时间误差控制在合理的范围内,使DCS系统内SOE控制站间分辨率低于1ms。
-
公开(公告)号:CN107799191B
公开(公告)日:2019-11-26
申请号:CN201710904346.8
申请日:2017-09-29
Applicant: 北京广利核系统工程有限公司 , 中国广核集团有限公司
IPC: G21C17/00
Abstract: 本发明属于核电站仪控系统的技术领域,为了解决现有技术中存在试验可能存在的安全风险以及可能误动现场驱动设备的技术问题,本发明提供一种安全的、避免无扰动的核电站安全级输出控制回路试验方法和系统;所示试验方法包括:S1、将维护试验工具连接至定期试验接口装置;S2、试验前将所述定期试验接口装置上电,并在所述试验画面中启动待试验的项目;S3、在试验面板上输入触发信号,所述试验触发信号通过核电站反应堆保护系统中控制站转换为试验启动指令;S4、所述安全级输出控制回路接收到所述试验启动指令后,将试验的检测结果以脉冲的形式输出,所述维护试验工具通过所述定期试验接口装置接收所述检测结果。
-
公开(公告)号:CN108762170A
公开(公告)日:2018-11-06
申请号:CN201810861744.0
申请日:2018-08-01
Applicant: 北京广利核系统工程有限公司 , 中国广核集团有限公司
IPC: G05B19/042
CPC classification number: G05B19/0425 , G05B2219/2612
Abstract: 本发明属于核电站仪控系统的技术领域,为了解决现有技术中设备接口装置存在的仅支持两路控制信号的技术问题,本发明提供一种核电站安全级模拟量设备接口装置及其控制方法,所述装置包括:第一开关,第一开关的第一信号接收端与第一控制系统连接,第一开关的第二信号接收端与第二控制系统连接;第二开关,第二开关的第一信号接收端接收与第一开关的输出端连接,第二开关的第二信号接收端与第三控制系统连接;并且第二开关的信号输出端与现场设备连接;第一开关和第二开关分别只能导通一个信号接收端,使得现场设备能够接收第一控制系统、第二控制系统或者第三控制系统中一个控制系统的输入信号。因此,能够支持至少三路控制信号勿扰切换。
-
公开(公告)号:CN104318964B
公开(公告)日:2018-06-01
申请号:CN201410513268.5
申请日:2014-09-29
Applicant: 北京广利核系统工程有限公司 , 中国广核集团有限公司
CPC classification number: Y02E30/40
Abstract: 本发明提供了一种基于核电站SOE数据采集方法,包括与核电站现场设备一一对应的信号采集装置、SOE处理器,SOE处理器为单片机;信号采集装置实时采集核电站现场开关设备的状态,并将采集到的状态传送给SOE处理器,SOE处理器针对该开关设备的状态及状态的变化情况进行处理,得到当前开关设备的运行状况,运行状况分为:事件、干扰或者处于稳定状态,如果当前设备的运行状况为事件,则SOE处理器将该事件上报给控制站,采用本发明的方法可以区分是真正的事件还是抖动。
-
公开(公告)号:CN107799191A
公开(公告)日:2018-03-13
申请号:CN201710904346.8
申请日:2017-09-29
Applicant: 北京广利核系统工程有限公司 , 中国广核集团有限公司
IPC: G21C17/00
Abstract: 本发明属于核电站仪控系统的技术领域,为了解决现有技术中存在试验可能存在的安全风险以及可能误动现场驱动设备的技术问题,本发明提供一种安全的、避免无扰动的核电站安全级输出控制回路试验方法和系统;所示试验方法包括:S1、将维护试验工具连接至定期试验接口装置;S2、试验前将所述定期试验接口装置上电,并在所述试验画面中启动待试验的项目;S3、在试验面板上输入触发信号,所述试验触发信号通过核电站反应堆保护系统中控制站转换为试验启动指令;S4、所述安全级输出控制回路接收到所述试验启动指令后,将试验的检测结果以脉冲的形式输出,所述维护试验工具通过所述定期试验接口装置接收所述检测结果。
-
公开(公告)号:CN107508755A
公开(公告)日:2017-12-22
申请号:CN201710633881.4
申请日:2017-07-29
Applicant: 北京广利核系统工程有限公司 , 中国广核集团有限公司
IPC: H04L12/801 , H04L12/851 , H04L12/863 , H04L12/865 , H04L12/875 , H04L12/43
Abstract: 本发明属于网络通信的技术领域,解决的技术问题是提供一种不会随着通信节点增加造成通信周期增长,也不会产生对应用层无意义的控制信息的避免数据冲突的网络通信方法和装置;所述方法包括:每个站点能够周期性地发送状态帧和数据帧;并且每个站点还能够转发上一个站点的过环数据帧或者状态帧;当所述站点的数据帧或者状态帧,与所述过环的数据帧或状态帧同时到达时,基于多个数据帧或者状态帧中是否有在环网上、是否属于本站、以及帧类型,按照预定的优先级规则进行发送或者转发。
-
公开(公告)号:CN105244065B
公开(公告)日:2017-12-05
申请号:CN201510587939.7
申请日:2015-09-16
Applicant: 北京广利核系统工程有限公司 , 中国广核集团有限公司
IPC: G21D3/06
CPC classification number: Y02E30/40
Abstract: 本发明公开了一种基于FPGA技术的核电站DCS控制站架构,包括应用单元和平台单元;所述应用单元连接平台单元;所述应用单元包括算法组态模块及设备组态参数整定模块;所述算法组态模块为AFPGA;所述设备组态参数整定模块为EEPROM;所述平台单元包括主处理单元板卡MPU、网络通信板卡NCU及输入输出IO板卡;所述主处理单元板卡MPU包括维护接口和GFPGA;所述网络通信板卡NCU和输入输出IO板卡分别连接主处理单元板卡MPU。本发明既保留了传统DCS的优势,整个系统均由主处理单元统一配置、管理、调度,有较强的易用性,同时又融入了FPGA的技术优势,并行处理,处理速度快。
-
-
-
-
-
-
-
-
-