公开(公告)号：CN105512724B

公开(公告)日：2017-05-10

申请号：CN201510863726.2

申请日：2015-12-01

Applicant: 中国科学院计算技术研究所

Inventor： 李震 ,  刘少礼 ,  张士锦 ,  罗韬 ,  钱诚 ,  陈云霁 ,  陈天石

IPC: G06N3/06 ,  G06F7/50

CPC classification number: G06F7/50 ,  G06N3/06

Abstract: 本发明公开一种加法器装置、数据累加方法及数据处理装置，所述加法器装置包括：第一加法器模块，具有由多级加法器阵列构成的加法树单元和第一控制单元，加法树单元基于第一控制单元的控制信号采用逐级累加的方式累加数据；第二加法器模块，包括两输入加减操作单元和第二控制单元，对输入数据进行加法或减法运算；移位操作模块，用于对第一加法器模块的输出数据进行左移位操作；与操作模块，用于对移位操作模块的输出数据和第二加法器模块的输出数据进行与操作；控制器模块，用于控制第一加法器模块及第二加法器模块的数据输入，控制移位操作模块的移位操作，以及控制第一控制单元及第二控制单元的控制信号的发射。由此，实现数据快速累加。

公开(公告)号：CN105892989B

公开(公告)日：2017-04-12

申请号：CN201610183040.3

申请日：2016-03-28

Applicant: 中国科学院计算技术研究所

Inventor： 杜子东 ,  郭崎 ,  陈天石 ,  陈云霁

IPC: G06F7/575

CPC classification number: G06F7/575

Abstract: 本发明适用于神经网络算法领域，提供了一种神经网络加速器及其运算方法，该神经网络加速器包括片内存储介质、片内地址索引模块、核心计算模块以及多ALU装置，片内存储介质，用于存储外部传来的数据或用于存储计算过程中产生的数据；片内数据索引模块，用于执行运算时根据输入的索引映射至正确的存储地址；核心计算模块用于执行神经网络运算；多ALU装置用于从核心计算模块或片内存储介质获取输入数据执行核心计算模块无法完成的非线性运算。本发明在神经网络加速器中引入多ALU设计，从而提升非线性运算的运算速度，使得神经网络加速器更加高效。

公开(公告)号：CN105930902A

公开(公告)日：2016-09-07

申请号：CN201610240416.X

申请日：2016-04-18

Applicant: 中国科学院计算技术研究所

Inventor： 杜子东 ,  郭崎 ,  陈天石 ,  陈云霁

IPC: G06N3/063 ,  G06F15/78

CPC classification number: G06F15/78 ,  G06N3/063 ,  G06F15/7807

Abstract: 本发明适用于计算机技术领域，提供了一种神经网络处理系统的处理方法、系统，该神经网络的处理系统包括由多个核心处理模块组成的多核心处理模块、片上存储介质、片内地址索引模块以及ALU模块，多核心处理模块用于执行神经网络运算中的向量乘加操作，ALU模块用于从所述多核心处理模块或片上存储介质获取输入数据执行多核心处理模块无法完成的非线性运算，其中多个核心处理模块共享片上存储介质以及ALU模块，或者多个核心处理模块具有独立的片上存储介质以及ALU模块。本发明在神经网络处理系统中引入多核设计，从而提升神经网络处理系统的运算速度，使得神经网络处理系统性能更高，更加高效。