-
公开(公告)号:CN108346688A
公开(公告)日:2018-07-31
申请号:CN201810075436.5
申请日:2018-01-25
Applicant: 中国科学院微电子研究所
IPC: H01L29/06 , H01L21/329 , H01L29/872
CPC classification number: H01L29/872 , H01L29/0619 , H01L29/0684 , H01L29/66143
Abstract: 本公开提供了一种具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法,包括多个第一CSL电流输运层和多个第二CSL电流输运层;第一CSL电流输运层上有选择性P++-SiC区域环,P++-SiC区域环上是与之对应的凹槽结构,凹槽结构上有肖特基接触电极;第二CSL电流输运层上直接是肖特基接触电极;肖特基接触电极外围设有多个P+-SiC保护环和一个N+场截止环;肖特基接触电极边缘的设有SiO2钝化层。本公开采用凹槽技术加上P++深注入的综合技术降低芯片表面电场,减小肖特基势垒的降低效应,抑制漏电流,并优化配合CSL传输层结构大大增加电流导通能力,降低器件电学特性的温度依赖性和敏感性,在反向击穿特性不受影响下的情况下,获得高温大电流SiC电力电子器件,工艺简单、可重复。
-
公开(公告)号:CN105161539B
公开(公告)日:2018-03-23
申请号:CN201510574417.3
申请日:2015-09-10
Applicant: 中国科学院微电子研究所 , 株洲南车时代电气股份有限公司
Abstract: 本发明公开了一种优化P+区域的自对准碳化硅MOSFET器件及其制作方法。该自对准碳化硅MOSFET器件由多个相同元胞并联而成,且这些碳化硅MOSFET器件元胞是均匀排列的。该碳化硅MOSFET器件元胞包括两个源极、一个栅极、一个栅氧化层、两个N+源区、两个P+接触区、两个P阱、一个N‑漂移层、一个缓冲层、一个N+衬底、一个漏极和一个隔离介质层。本发明通过优化P+区域,形成良好的源极欧姆接触,降低导通电阻,同时短接源极与P阱,防止寄生NPN和PiN的寄生晶体管效应,可兼顾器件导通特性和击穿特性,可应用于高压、高频碳化硅MOSFET器件中。本发明采用自对准制造方法,简化工艺,精度控制沟道尺寸,可以制造横向和纵向功率MOSFET。
-
公开(公告)号:CN105225943B
公开(公告)日:2018-03-06
申请号:CN201510702260.8
申请日:2015-10-26
Applicant: 中国科学院微电子研究所 , 株洲南车时代电气股份有限公司
IPC: H01L21/311
Abstract: 本发明公开了一种氧化硅的各向异性湿法腐蚀工艺中控制倾角的方法,该方法是在需要腐蚀的氧化硅层之上沉积一薄层氧化硅介质,通过调节该薄层氧化硅介质的致密度及厚度,实现对需要腐蚀的氧化硅层的侧向腐蚀速度控制,进而实现对需要腐蚀的氧化硅层的各向异性湿法腐蚀工艺中倾角的控制。该工艺方法简单,易于实现。而利用该方法制成的氧化硅介质作为抗刻蚀掩模为进一步控制刻蚀其它半导体材料的侧壁形貌提供了有效途径。
-
公开(公告)号:CN104409477A
公开(公告)日:2015-03-11
申请号:CN201410671594.9
申请日:2014-11-21
Applicant: 中国科学院微电子研究所
IPC: H01L29/06
CPC classification number: G06F17/5063
Abstract: 本发明公开了一种场限环结终端结构的优化设计方法,涉及电力电子器件技术领域,解决了现有技术中场限环结终端结构优化设计较为复杂的问题。该方法包括:确定初始的场限环的环深、环浓度、环宽度和环个数;设定初始的场限环间距分布;将相邻的至少两个场限环分为一组,从内侧向外侧逐渐增加各组场限环内的间距;从外侧向内侧逐渐增加各场限环之间的间距;判断器件击穿时各场限环的电场分布是否均匀以及是否同时获得与器件电压等级要求对应的击穿电压;若是,则获得场限环结终端结构优化后的场限环间距分布;否则返回执行上述步骤。本发明适用于在场限环较多时对场限环结终端结构进行优化设计。
-
公开(公告)号:CN104393031A
公开(公告)日:2015-03-04
申请号:CN201410671215.6
申请日:2014-11-21
Applicant: 中国科学院微电子研究所
CPC classification number: H01L29/45 , H01L21/0485
Abstract: 本发明公开了一种插入层复合结构及其制作方法,涉及宽禁带材料欧姆接触形成技术领域,解决了现有技术中欧姆接触电阻率测量可重复性差、器件稳定性不强以及在宽禁带半导体材料上欧姆接触形成难、欧姆接触电阻率高的问题。所述插入层复合结构位于SiC衬底与金属盖层之间,包括采用特殊材料形成的电流输运层和特定元素组分配比的欧姆接触金属层;所述电流输运层位于SiC衬底之上,所述欧姆接触金属层位于电流输运层之上;所述插入层复合结构由所述欧姆接触金属层通过合金退火方式形成的特定化学成分配比的碳化物和硅化物扩散进入所述电流输运层混合而成。本发明适用于在宽禁带半导体材料上同时形成P型和N型欧姆接触,或者单独形成P型或N型欧姆接触。
-
公开(公告)号:CN102437201B
公开(公告)日:2014-08-13
申请号:CN201110380662.2
申请日:2011-11-25
Applicant: 中国科学院微电子研究所
IPC: H01L29/872 , H01L29/06 , H01L21/329 , H01L21/265
CPC classification number: H01L29/872
Abstract: 本发明提供SiC结势垒肖特基二极管,包括肖特基金属下的P型区,所述肖特基金属下的P型区分别由P+-SiC和P--SiC两个区域构成;所述SiC结势垒肖特基二极管的结终端延伸区域由P--SiC区构成。本发明还提供SiC结势垒肖特基二极管的制作方法。本发明提供的SiC结势垒肖特基二极管的制作方法降低了工艺的复杂度,减小了两次或多次Al离子注入工艺引入不利影响因素的可能性。
-
公开(公告)号:CN102487104B
公开(公告)日:2014-01-08
申请号:CN201010574100.7
申请日:2010-12-06
Applicant: 中国科学院微电子研究所
IPC: H01L31/18
CPC classification number: Y02P70/521
Abstract: 本发明公开了一种硅基光电异质集成中的多量子阱混杂能带方法。该方法采用P离子注入诱导实现多量子阱能带混杂,包括以下过程:在进行III-V族外延时增加一层扩散缓冲层;生长一层氧化硅并进行标准光刻,刻蚀出注入窗口;进行P离子注入工艺;进行第一次快速退火后处理工艺,使注入区产生带隙波长的蓝移;利用标准光刻工艺,刻蚀掉部分区域的扩散缓冲层;进行第二次快速退火后处理工艺,使保留扩散缓冲层在原来的基础上再次产生带隙波长的蓝移,在具有相同量子阱结构的III-V族外延片上形成了具有三种不同带隙波长的区域。本发明为基于硅基异质光电集成技术的芯片内光互连系统中不同III-V族有源器件集成提供了材料基础。
-
公开(公告)号:CN102297843B
公开(公告)日:2013-08-28
申请号:CN201010217202.3
申请日:2010-06-23
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种应用于总磷检测的倏逝波光传感测试系统及方法。该系统包括半导体激光器光源、输入光纤、光纤微动架、微纳光波导倏逝波光传感器、输出光纤、光纤微动架和光电二极管。该方法包括:首先,在待测溶液中加入显色试剂,该显色试剂与待测溶液中的正磷酸根离子反应形成络合物;然后,选择该络合物光吸收谱峰值波长作为探测光波长,获得光传感测试系统的标准光响应曲线;最后,测量待测溶液的光信号能量变化,将该光信号能量变化与该标准光响应曲线进行比对,得到待测溶液的总磷含量。
-
公开(公告)号:CN102446721B
公开(公告)日:2013-08-14
申请号:CN201110412636.3
申请日:2011-12-12
Applicant: 中国科学院微电子研究所
IPC: H01L21/266 , G06F17/50
Abstract: 公开多能离子注入实现阶梯状掺杂浓度分布的方法包括用归一法计算出单能离子注入浓度下降速率与离开平均投影射程的关系因子,根据所需掺杂浓度分布及采用能量组合个数,确定选用单能离子注入的关系因子,确定能量组合;利用经验因子和经验公式的反推方法确定能量组合中单个能量的剂量值,并通过剂量微调形成各高、低浓度掺杂段的箱型掺杂浓度分布;将箱型掺杂浓度分布通过引入掩蔽牺牲层设计实现阶梯状掺杂浓度分布拐点处的陡直变化,消除箱型注入分布前拖尾,形成拐点处陡直的箱型掺杂浓度分布;将各掺杂段箱型掺杂浓度分布,去除掩蔽牺牲层,通过线性叠加成阶梯状掺杂浓度分布,通过微调各掺杂段台阶处剂量完成阶梯状掺杂浓度分布的陡直性设计。
-
公开(公告)号:CN102376779B
公开(公告)日:2013-05-22
申请号:CN201110380007.7
申请日:2011-11-25
Applicant: 中国科学院微电子研究所
IPC: H01L29/872 , H01L29/47 , H01L21/04
Abstract: 本发明提供一种SiC肖特基二极管,包括N+-SiC衬底和N--SiC外延层,所述N+-SiC衬底背面设有N型欧姆接触,所述N--SiC外延层有肖特基接触;所述肖特基接触的边缘处设有一个P--SiC区域环,作为该二极管器件的结终端延伸结构;在所述P--SiC的JTE区域环上设有n个肖特基金属环,n≥2;各肖特基金属环间设有SiO2钝化层。还公开一种SiC肖特基二极管的制作方法。本发明在使单区JTE的有效浓度低于优值浓度时,降低器件的击穿电压对JTE浓度的敏感程度。
-
-
-
-
-
-
-
-
-