公开(公告)号：CN109799865A

公开(公告)日：2019-05-24

申请号：CN201811358057.3

申请日：2018-11-15

Applicant: 三星电子株式会社

Inventor： 金柱成 ,  金光镐 ,  金赏镐

IPC: G05F3/24

Abstract: 参考电压产生电路包括：运算放大器，包括连接到第一节点的第一输入端子和连接到第二节点的第二输入端子；第一晶体管，连接在接地端子和第一节点之间，其中第一电流在第一晶体管中流动；第二晶体管，连接到接地端子；第一可变电阻器，连接在第二晶体管和第二节点之间，其中第一可变电阻器具有用于基于由形成第一晶体管的工艺的变化引起的、第一晶体管的电流特性的改变来调整第一电流的第一电阻值。参考电压产生电路基于第一节点的电压和第一可变电阻器两端的电压提供参考电压。

公开(公告)号：CN104576861B

公开(公告)日：2019-04-12

申请号：CN201410562329.7

申请日：2014-10-21

Applicant: 三星电子株式会社

Inventor： 金峻渊 ,  卓泳助 ,  金在均 ,  金柱成 ,  朴永洙 ,  蔡秀熙

IPC: H01L33/12 ,  H01L33/00

Abstract: 本发明提供半导体缓冲结构、半导体器件以及制造半导体器件的方法。该半导体缓冲结构包括硅衬底、形成在硅衬底上的成核层以及形成在成核层上的缓冲层。缓冲层包括由具有均匀的组分比的氮化物半导体材料形成的第一层、在第一层上的由与成核层相同的材料形成的第二层以及在第二层上的由与第一层相同的材料以相同的组分比形成的第三层。

公开(公告)号：CN103578926A

公开(公告)日：2014-02-12

申请号：CN201310347252.7

申请日：2013-08-09

Applicant: 三星电子株式会社

Inventor： 卓泳助 ,  金在均 ,  金柱成 ,  金峻渊 ,  李在垣 ,  崔孝枝

IPC: H01L21/02

CPC classification number: H01L33/12 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02505 ,  H01L21/02507 ,  H01L21/0251 ,  H01L21/0254 ,  H01L33/0066 ,  H01L33/0079

Abstract: 本发明提供一种制造半导体器件的方法。所述方法包括：制备硅衬底；在硅衬底上形成缓冲层；以及在缓冲层上形成氮化物半导体层。缓冲层包括第一层、第二层和第三层。第一层包括AlxInyGa1-x-yN（0≤x≤1，0≤y≤1，0≤x+y≤1），并且其晶格常数（LP1）小于硅衬底的晶格常数（LP0）。第二层被形成在第一层上，其包括AlxInyGa1-x-yN（0≤x＜1，0≤y＜1，0≤x+y＜1），并且其晶格常数（LP2）大于第一层的晶格常数（LP1）并小于硅衬底的晶格常数（LP0）。第三层被形成在第二层上，其包括AlxInyGa1-x-yN（0≤x＜1，0≤y＜1，0≤x+y＜1），并且其晶格常数（LP3）小于第二层的晶格常数（LP2）。