-
公开(公告)号:CN113725190A
公开(公告)日:2021-11-30
申请号:CN202110849006.6
申请日:2021-07-27
Applicant: 南瑞联研半导体有限责任公司 , 国网山西省电力公司检修分公司
IPC: H01L23/498 , H01L23/15 , H01L21/50 , H01L21/60
Abstract: 本发明公开了一种功率器件覆铜陶瓷衬板结构及其封装方法,包括两块覆铜陶瓷衬板,所述覆铜陶瓷衬板包括:氧化铝陶瓷层,所述氧化铝陶瓷层的边缘位置沿线型设置有多个邮票孔,正面覆铜金属层,所述正面覆铜金属层通过刻蚀形成电路图形,背面覆铜金属层,所述正面覆铜金属层及背面覆铜金属层与氧化铝陶瓷层通过直接结合的方式连接;两块覆铜陶瓷衬板中的氧化铝陶瓷层通过邮票孔连接在一起,组成第一覆铜陶瓷衬板封装体;本发明提高了功率器件的封装效率,减少生产过程中的半成品,实现在半成品阶段多种覆铜陶瓷衬板的同时封装。
-
公开(公告)号:CN112951905A
公开(公告)日:2021-06-11
申请号:CN202110096995.6
申请日:2021-01-25
Applicant: 南瑞联研半导体有限责任公司
IPC: H01L29/739 , H01L29/423 , H01L21/329
Abstract: 本发明公开了一种SiC逆导型绝缘栅双极型晶体管器件及其制造方法,晶体管器件包括金属集电极,从金属集电极开始依次布置有第一导电类型衬底、第一导电类型buffer层、第二导电类型集电极、第一导电类型漂移区;在第一导电类型衬底和第一导电类型buffer层中有若干个沟槽,沟槽穿透第一导电类型衬底层和第一导电类型buffer层,沟槽内的填充集电极穿透第一导电类型衬底和第一导电类型buffer后与第二导电类型集电极相连;所述第二导电类型集电极是相互分离的阵列结构,各第二导电类型集电极与所述沟槽相对应。本发明的晶体管器件,将续流二极管集成到SiC IGBT中,降低电路寄生参数的同时,提高芯片面积利用率。
-
公开(公告)号:CN112599598A
公开(公告)日:2021-04-02
申请号:CN202011578704.9
申请日:2020-12-28
Applicant: 南瑞联研半导体有限责任公司
IPC: H01L29/739 , H01L29/423
Abstract: 本发明公开了半导体器件技术领域的一种IGBT沟槽栅排布结构,旨在解决现有技术中输入电容和米勒电容较小,沟道电流分布不均导致小电流开通过程中发生栅极振荡的技术问题。在衬底的一个表面上依次设置有介质层和发射极金属;在衬底朝向介质层的表面上设置若干个有源沟槽栅和虚拟沟槽栅,且在相邻两个虚拟沟槽栅之间连续设置两个有源沟槽栅;在相邻两个有源沟槽栅之间依次设有P+接触区、P型阱区和N型CS层,P+接触区位于介质层一侧;在有源沟槽栅和虚拟沟槽栅之间依次设有N+发射区、P型阱区和N型CS层,N+发射区位于介质层一侧;每个P+接触区和每个N+发射区分别通过设置在介质层上的与P+接触区和N+发射区一一对应的接触窗口与发射极金属导通。
-
公开(公告)号:CN114284160B
公开(公告)日:2025-02-11
申请号:CN202111399915.0
申请日:2021-11-19
Applicant: 南瑞联研半导体有限责任公司 , 国网山西省电力公司检修分公司
Abstract: 本发明公开了IGBT制备技术领域的一种IGBT模块功率端子焊接定位组件及方法,包括端子位置限位,所述端子位置限位固定放置于一DBC限位板上,且端子位置限位表面开设有多个供带焊片的功率端子组插设定位的挖空槽,所述带焊片的功率端子组之间设有使二者与端子位置限位保持垂直的端子间距限位,所述DBC限位板放置于一基板上,且DBC限位板内放置有DBC和DBC焊片。本发明能够保证产品的可靠性,提高模块端子焊接的一致性。
-
公开(公告)号:CN113725179B
公开(公告)日:2024-08-13
申请号:CN202110849509.3
申请日:2021-07-27
Applicant: 南瑞联研半导体有限责任公司
Abstract: 本发明公开了一种弹性子模组及模组化压接型半导体模块,弹性子模组包括:导电片、绝缘弹性件和导电板;导电片为折弯成具有若干凹槽的弯折状导电片,导电片通过其凹槽卡接在绝缘弹性件上端,绝缘弹性件的下端接导电板;模组化压接型半导体模块,包括模块集电极板、芯片子模组、模块发射极板和弹性子模组;芯片子模组包括芯片、集电极导体、发射极导体;模块集电极板、集电极导体、芯片、发射极导体、弹性子模组、模块发射极板从上至下依次连接。优点:通过将芯片模组化的形式,可进一步降低热阻,提高模块的功率密度及电流等级;将芯片子单元模组化还能够降低物料成本与减少加工工序。
-
公开(公告)号:CN112560318B
公开(公告)日:2024-05-14
申请号:CN202011530910.2
申请日:2020-12-22
Applicant: 南瑞联研半导体有限责任公司
IPC: G06F30/23 , G06F30/28 , G06F30/367 , G06F113/08 , G06F119/14 , G06F119/08
Abstract: 本发明公开了一种不同工况下IGBT器件各物理层温度监测仿真方法,通过三维制图软件,建立IGBT器件的3D热仿真模型;将3D热仿真模型导入Icepak仿真软件,对3D热仿真模型进行瞬态CFD模拟计算;将CFD模拟计算结果作为Simplorer仿真软件的输入,创建降阶模型;使用Simplorer建立IGBT动态封装模型;基于封装模型在Simplorer中搭建单相PWM逆变电路拓扑模型,通过PWM控制所述拓扑模型,得到IGBT器件动态封装模型的电压和电流数据;将所述电压和电流数据输入降阶模型,得到IGBT、二极管的结温以及IGBT器件各物理层的温度随时间变化的曲线。本发明大大减少了仿真计算的时间。
-
公开(公告)号:CN113707711B
公开(公告)日:2024-03-29
申请号:CN202110962213.2
申请日:2021-08-20
Applicant: 南瑞联研半导体有限责任公司
IPC: H01L29/06 , H01L29/739 , H01L21/331
Abstract: 本发明公开了一种包含融合电阻的结终端结构及其制造方法,包括衬底层(1)、主结环(2)和融合电阻环(4),主结环(2)和融合电阻环(4)均内嵌在衬底层(1)表层中,融合电阻环(4)与主结环(2)相邻,主结环(2)和融合电阻环(4)呈跑道状从内向外依次排列;退火推结工艺前主结环(2)和融合电阻环(4)之间有一定距离不接触,退火推结工艺后主结环(2)和融合电阻环(4)向四周扩散并相互接触。结构在主结环和场限环之间设置了一个融合电阻环,融合电阻环将在推结后与主结环融合在一起,增加主结边缘处的电阻以降低电场集中。
-
公开(公告)号:CN112951906B
公开(公告)日:2024-02-06
申请号:CN202110098377.5
申请日:2021-01-25
Applicant: 南瑞联研半导体有限责任公司
IPC: H01L29/739 , H01L29/423 , H01L21/329
Abstract: 本发明公开了一种SiC绝缘栅双极型晶体管器件及其制造方法,晶体管器件包括设置于背面的金属集电极,从金属集电极开始依次布置有第一导电类型衬底、第一导电类型buffer层、第二导电类型集电极、第一导电类型漂移区,在第一导电类型衬底和第一导电类型buffer层中有若干个沟槽,沟槽穿透第一导电类型衬底层和第一导电类型buffer层,沟槽内的填充集电极穿透第一导电类型衬底和第一导电类型buffer后与第二导电类型集电极相连。本发明的SiC绝缘栅双极型晶体管结构通过背面深沟槽结构实现集电极金属与P型集电极连接,实现了用成熟N型衬底制备N沟道SiC IGBT器件的目标,有效降低了P型衬底带来的额外导通压降。
-
公开(公告)号:CN117155067A
公开(公告)日:2023-12-01
申请号:CN202311078000.9
申请日:2023-08-25
Applicant: 南瑞联研半导体有限责任公司 , 国网江苏省电力有限公司电力科学研究院
IPC: H02M1/00 , H02M7/00 , H02M7/483 , H02M7/5387 , H02M1/32
Abstract: 本发明公开了一种三电平三极管模块,其中:上桥臂电路和下桥臂电路分别设置在上桥臂覆铜陶瓷衬板和下桥臂覆铜陶瓷衬板上,上桥臂覆铜陶瓷衬板和下桥臂覆铜陶瓷衬板设置于覆铜基板上;上桥臂电路包括串联的三极管芯片组S1和S2,下桥臂电路包括串联的三极管芯片组S3和S4;三极管芯片组包括IGBT芯片和FRD芯片,三极管芯片组中的IGBT芯片的长边和宽边的布置方向相同,三极管芯片组中的FRD芯片的长边和宽边的布置方向相同。采用上述技术方案,通过设置覆铜基板,增加机械强度的基础上,可以更好地释放热量、扩大模块可用于布置半导体器件的尺寸面积,结合三极管模块的结构布置优化,能够利用的半导体器件的数量增多,提升电流规格。
-
公开(公告)号:CN113571584B
公开(公告)日:2023-09-12
申请号:CN202110746585.1
申请日:2021-07-01
Applicant: 南瑞联研半导体有限责任公司
IPC: H01L29/78 , H01L29/06 , H01L29/423 , H01L21/336
Abstract: 本发明提供一种SiC MOSFET器件及其制备方法,其SiC MOSFET器件包括第一掺杂类型的重掺杂的衬底、第一掺杂类型的轻掺杂的第一外延层、第二掺杂类型的电场调制区、第一掺杂类型的轻掺杂的第二外延层、第二掺杂类型的阱区、第二掺杂类型的接触区、第一掺杂类型的源区、栅沟槽、栅介质层、第一掺杂类型的多晶硅层、源极欧姆接触层、漏极欧姆接触层、栅极电极、源极电极、漏极电极、钝化层,本发明通过引入电场调制区,可有效调制器件内部电场,消除沟槽底部的电场聚集效应,还可降低沟槽底部栅氧中的电场强度,避免栅氧击穿,从而可防止器件过早击穿烧毁,提升器件可靠性。此外,制备方法与现有制备方法兼容,具有巨大的市场潜力与广泛的应用前景。
-
-
-
-
-
-
-
-
-