-
公开(公告)号：CN106849954B
公开(公告)日：2019-06-28
申请号：CN201611129892.0
申请日：2016-12-09
Applicant: 西安电子科技大学
CPC classification number: Y02D10/12
Abstract: 本发明提供一种抑制串扰的低功耗编解码方法及其编解码器，能够有效减小数据传输的动态功耗，并提高数据传输的质量。本发明从减少数据间的翻转次数的角度考虑，改变数据的编码方式，相比于原始数据，翻转次数可降低37.56％，有效地降低了数据传输中的动态功耗；通过在最劣串扰情况下，插入屏蔽码的方式，在尽可能降低额外功耗的前提下，有效地减少了数据间串扰的发生。对于随机数据源，本发明在避免最劣串扰的同时，降低了37.51％的传输功耗。
-
公开(公告)号：CN109918723A
公开(公告)日：2019-06-21
申请号：CN201910090817.5
申请日：2019-01-30
Applicant: 西安电子科技大学
IPC: G06F17/50
Abstract: 本发明提出了一种基于粒子入射随机性的单粒子故障注入方法，解决了传统电路级单粒子效应仿真中故障注入模型无法模拟粒子入射的随机性导致仿真精度差的问题。该方法通过最劣情况下单粒子瞬态效应的实际脉冲电流特性曲线修正器件单粒子瞬态电流源模型，并基于中心极限定理实现具有高斯分布单粒子脉冲故障注入模型，还根据被测电路的版图信息以及器件单粒子效应敏感区域信息计算有效入射概率，进而得出符合实际的有效入射粒子数量，从而模拟粒子入射的随机性，提高了仿真精度。
-
公开(公告)号：CN119783605A
公开(公告)日：2025-04-08
申请号：CN202411993502.9
申请日：2024-12-31
Applicant: 西安电子科技大学
IPC: G06F30/3308 , G06F30/367 , G06F119/02
Abstract: 本发明具体涉及一种强磁场脉冲环境数字集成电路电源网络的评估方法及装置。所述方法包括：对待分析的数字集成电路提取电源网络数据，以获取对应的二维电源网络模型；基于时域数据与频域数据之间的等效关系，对强磁场脉冲数据进行等效转换处理，以获取对应的频域磁场数据；基于频域磁场数据对数字集成电路施加空间均匀的强磁场，获取二维电源网络的感生电势；基于感生电势计算电压容限的降低值，并基于电压容限的降低值确定数字集成电路的电压容限的修正数据。本方案能够实现非试验非破坏的方法评估数字集成电路电源网络可靠性。
-
公开(公告)号：CN119378316A
公开(公告)日：2025-01-28
申请号：CN202411456015.9
申请日：2024-10-18
Applicant: 西安电子科技大学
IPC: G06F30/23 , G06F30/27 , G06F30/18 , G06F30/392 , G06F30/394
Abstract: 本申请属于芯片电源网络技术领域。本申请提供一种针对强磁脉冲环境下增强芯片可靠性的电源网络优化方法。本公开实施例基于芯片的设计条件，利用EDA工具设计芯片，得到初始电源网络。尽可能的使供初始电源网络自身形成闭合的环路；尽量使得不同金属层的通孔在同一垂直线，将开环结构转化为L型结构；在满足供电需求的情况下，适当的增加冗余的金属线条；通过多折结构减小磁通量积分面积，得到目标电源网络。扩展了提高芯片抗磁干扰能力的范围，考虑了外部磁场对芯片电源网络的影响，针对强磁脉冲环境下的芯片设计，提供了可靠性优化方案。
-
公开(公告)号：CN116796809A
公开(公告)日：2023-09-22
申请号：CN202310794000.2
申请日：2023-06-30
Applicant: 西安电子科技大学
IPC: G06N3/049 , G06N3/0464 , G06N3/084 , G06V10/82 , G06V10/28
Abstract: 本发明涉及二值脉冲神经网络及其训练方法，具体涉及一种具有精度损失估计器的低延迟局部二值脉冲神经网络及其训练方法，用于解决现有二值脉冲神经网络根据实验经验将第一层和最后一层的权重进行二值化操作时无法在精度和空间量化之间取得平衡，并且脉冲神经网络通常需要足够的时间步长来模拟神经动力学和编码信息，且需要很长时间才能收敛，进而导致计算成本增大的不足之处。该低延迟局部二值脉冲神经网络包括输入层、N个端到端的脉冲卷积块、全局平均池化块、输出层；同时，本发明公开一种上述低延迟局部二值脉冲神经网络的训练方法。
-
Patent Agency Ranking
公开(公告)号：CN114666247B
公开(公告)日：2023-09-08
申请号：CN202210253790.9
申请日：2022-03-15
Applicant: 西安电子科技大学广州研究院
IPC: H04L43/0852 , H04L1/00
Abstract: 本发明公开了一种MPSoC NoC通信架构的设计性能评估方法及系统，涉及通信架构性能评估技术领域。根据用户选择的FEC码类型，获取目标数据包的纠错性能参数与编解码延迟参数；获取目标数据包的校验延迟参数；根据NoC中信道位宽与路由计算延迟，计算目标数据包的路径延迟参数；推导目标数据包的无错传输概率及重发次数期望；根据上述参数，计算目标数据包的有效信息位传输延迟期望值。通过分析通信中编码、信道传输、译码、校验等过程的延迟与信道错误，结合FEC有限错误位数下的纠错特性，推导出数据包正确发送所需发送次数与单次发送延迟，进而获得有效信息位传输的延迟期望值，作为评价指标评价方案的优劣。
-
公开(公告)号：CN116579390A
公开(公告)日：2023-08-11
申请号：CN202310794100.5
申请日：2023-06-30
Applicant: 西安电子科技大学
IPC: G06N3/049 , G06N3/0464 , G06N3/084
Abstract: 本发明涉及脉冲神经网络及其训练方法，具体涉及一种高能效脉冲序列级脉冲神经网络及其训练方法，用于解决尽管采用替代梯度(SG)使不可微SNN具有可训练性，但无法实现脉冲神经网络的高精度、低延迟和高能效的不足之处。该高能效脉冲序列级脉冲神经网络及其训练方法，包括输出输入依次连接的卷积块、M个端到端脉冲残差块、全局平均池化层以及至少一个全连接层；本发明在脉冲残差块中应用空时转换块(STCB)来代替卷积层和ReLU层，以保持SNN的低功耗特征并提高准确性。
-
公开(公告)号：CN114696963B
公开(公告)日：2023-05-26
申请号：CN202210261693.4
申请日：2022-03-16
Applicant: 西安电子科技大学广州研究院
Abstract: 本发明公开了基于本发明实施例提供的一种用于多核处理器系统片上网络的高可靠通信系统，涉及片上网络研究技术领域。数据处理模块生成待传输有效数据的第一哈希值，对待传输有效数据进行编码得到编码数据，将第一哈希值与编码数据打包作为目标数据包；数据校验模块根据第一哈希值对目标数据包进行校验；若校验成功，则向目的接收终端发送待传输有效数据；若校验失败，则发送重传请求，直到校验成功为止。本发明实施例提供的通信系统，实现了HARQ技术和哈希值校验技术的有效结合，能够在降低误码率的基础上保证一定的吞吐率，并针对时延进行优化，可以有效降低MPSoC中因互连线串扰问题导致的误码多、阻塞高的问题。
-
公开(公告)号：CN114448870B
公开(公告)日：2023-03-03
申请号：CN202210107428.0
申请日：2022-01-28
Applicant: 西安电子科技大学
IPC: H04L45/023 , H04L45/121 , H04L45/125
Abstract: 随着集成电路规模的提高，片上网络的通信复杂性不断提高，由于网络热点等引发的拥塞问题会严重影响网络性能。如何衡量网络拥塞程度，以避开拥塞节点，是片上网络自适应路由算法中的一项关键问题。本发明提供一种路由器延时模型、搭建方法及基于其的片上网络路由算法，评估了数据从进入到离开路由器节点的总延时值，以此建立路由器延时模型并作为衡量节点拥塞的标准，提出了基于路由器延时模型的Q‑learning强化学习路由算法。本发明提出的路由算法可以实时获取最新的全局网络状态，有助于数据避开网络拥塞区域，提高网络性能。
-
公开(公告)号：CN114696963A
公开(公告)日：2022-07-01
申请号：CN202210261693.4
申请日：2022-03-16
Applicant: 西安电子科技大学广州研究院
Abstract: 本发明公开了基于本发明实施例提供的一种用于多核处理器系统片上网络的高可靠通信系统，涉及片上网络研究技术领域。数据处理模块生成待传输有效数据的第一哈希值，对待传输有效数据进行编码得到编码数据，将第一哈希值与编码数据打包作为目标数据包；数据校验模块根据第一哈希值对目标数据包进行校验；若校验成功，则向目的接收终端发送待传输有效数据；若校验失败，则发送重传请求，直到校验成功为止。本发明实施例提供的通信系统，实现了HARQ技术和哈希值校验技术的有效结合，能够在降低误码率的基础上保证一定的吞吐率，并针对时延进行优化，可以有效降低MPSoC中因互连线串扰问题导致的误码多、阻塞高的问题。
-
-
-
-
-
-
-
-
-
Search Results
43
records
(took 0.025 seconds)
