公开(公告)号：CN107768429A

公开(公告)日：2018-03-06

申请号：CN201711020958.7

申请日：2017-10-27

Applicant: 电子科技大学

Inventor： 张金平 ,  赵倩 ,  刘竞秀 ,  李泽宏 ,  任敏 ,  张波

IPC: H01L29/06 ,  H01L29/08 ,  H01L29/739

Abstract: 本发明提供一种具有混合导电模式的超结IGBT器件，包括相间排列的N+集电区和P型集电区、N型缓冲层、超结N柱区和超结P柱区组成的超结漂移区、沟槽MOS结构、二氧化硅层，二氧化硅层的上表面深入N型缓冲层和超结漂移区并与超结P柱区相接触，二氧化硅层将超结P柱区两边的N型缓冲层相隔离；超结漂移区与表面MOS结构Pbody基区不相接触，本发明所提出的一种具有混合导电模式的超结IGBT，经仿真验证可以完全消除传统SJ-RC-IGBT的Snapback现象，而且可以通过调整N+集电区与P+集电区的面积比例改变SJ-VDMOS和SJ-IGBT两部分的比例，使其兼具SJ-VDMOS和SJ-IGBT两者的优点，同时实现反并联二极管的集成，提高器件的整体性能。

公开(公告)号：CN107623027A

公开(公告)日：2018-01-23

申请号：CN201710985732.4

申请日：2017-10-20

Applicant: 电子科技大学

Inventor： 张金平 ,  赵倩 ,  刘竞秀 ,  李泽宏 ,  任敏 ,  张波

IPC: H01L29/10 ,  H01L29/739 ,  H01L21/336

Abstract: 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法，属于半导体功率器件领域。本发明通过在传统CSTBT器件结构的N型漂移区中引入沟槽发射极结构，并在沟槽发射极结构下方和表面依次引入P型层和串联二极管结构，同时还具有沿垂直方向部分穿入N型电荷存储层中的沟槽栅结构，通过上述改进本发明解决了传统CSTBT器件中通过提高N型电荷存储层掺杂浓度造成器件正向导通性能与耐压性能之间存在矛盾关系的问题；减小了器件的饱和电流密度，改善了器件的短路安全工作区；提高了器件的开关速度，降低了开关损耗；提高了器件的击穿电压，改善了可靠性；优化了正向导通压降与关断损耗之间的折中；同时，本发明器件的制造方法与现有CSTBT器件的制造工艺兼容。

公开(公告)号：CN104538446B

公开(公告)日：2017-09-22

申请号：CN201410809479.3

申请日：2014-12-23

Applicant: 电子科技大学

Inventor： 张金平 ,  底聪 ,  廖航 ,  熊景枝 ,  刘竞秀 ,  李泽宏 ,  任敏 ,  张波

IPC: H01L29/78 ,  H01L21/336

Abstract: 一种功率半导体器件及其制造方法，属于功率半导体器件技术领域。所述器件在有源区上层两端具有对称的平面栅MOS结构，在所述MOS结构之间具有U型复合漂移区，所述U型复合漂移区沿元胞中心左右对称。本发明通过形成的具有对称特性的U型复合漂移区和复合栅结构，在一定的元胞宽度下可获得高的器件击穿电压和低的导通压降/电阻特性，是一种双向对称的电场截止型器件；在IGBT工作模式时，是一种具有载流子存储层和场截止层的IGBT器件，在MOS工作模式时，是一种具有减小漂移区电阻高掺杂层和场截止层的MOS器件；通过所述U型复合漂移区和复合栅结构的复合作用，本发明结构不会发生器件的横向和纵向穿通击穿，具有高的耐压和低的导通压降/电阻特性。

公开(公告)号：CN104701380B

公开(公告)日：2017-05-03

申请号：CN201410811803.5

申请日：2014-12-23

Applicant: 电子科技大学

Inventor： 张金平 ,  熊景枝 ,  廖航 ,  底聪 ,  刘竞秀 ,  李泽宏 ,  任敏 ,  张波

IPC: H01L29/78 ,  H01L21/336

Abstract: 一种功率半导体器件及其制造方法，属于功率半导体器件技术领域。本发明的一种双向MOS型器件，在有源区上层两端具有对称的平面栅MOS结构，在MOS结构之间具有U型复合漂移区，U型复合漂移区沿元胞中心左右对称。本发明通过形成的具有对称特性的U型复合漂移区和复合栅结构，在一定的元胞宽度下可获得高的器件击穿电压和低的导通压降/电阻特性，是一种双向对称的电场截止型器件；在IGBT工作模式时，是一种具有载流子存储层和场截止层的IGBT器件，在MOS工作模式时，是一种具有减小漂移区电阻高掺杂层和场截止层的MOS器件；通过U型复合漂移区和复合栅结构的复合作用，本发明结构不会发生器件的横向和纵向穿通击穿，具有高的耐压和低的导通压降/电阻特性。

公开(公告)号：CN105870178A

公开(公告)日：2016-08-17

申请号：CN201610264333.4

申请日：2016-04-26

Applicant: 电子科技大学

Inventor： 张金平 ,  刘竞秀 ,  李泽宏 ,  任敏 ,  张波 ,  李肇基

IPC: H01L29/739 ,  H01L29/423 ,  H01L21/331

CPC classification number: H01L29/7395 ,  H01L29/42312 ,  H01L29/66325

Abstract: 一种双向IGBT器件及其制造方法，属于功率半导体器件技术领域。本发明通过在器件正背面沟槽内栅电极的底部和侧面引入与金属电极等电位的双分裂电极以及双分裂电极和栅电极之间的介质层，在不影响IGBT器件阈值电压和开通的情况下，实现了对称的正、反向特性，提高了双向IGBT器件正、反向的开关速度，降低器件的开关损耗；改善了整个N型漂移区的载流子浓度分布，改善了正向导通压降和开关损耗的折中；减小了器件的饱和电流密度，改善了器件的短路安全工作区，改善了沟槽底部电场的集中，提高了器件的击穿电压，进一步提高了器件的可靠性；本发明所提出的双向IGBT制作方法不需要增加额外的工艺步骤，与传统双向IGBT的制作方法兼容。

公开(公告)号：CN104538446A

公开(公告)日：2015-04-22

申请号：CN201410809479.3

申请日：2014-12-23

Applicant: 电子科技大学

Inventor： 张金平 ,  底聪 ,  廖航 ,  熊景枝 ,  刘竞秀 ,  李泽宏 ,  任敏 ,  张波

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7831 ,  H01L29/66484

Abstract: 一种功率半导体器件及其制造方法，属于功率半导体器件技术领域。所述器件在有源区上层两端具有对称的平面栅MOS结构，在所述MOS结构之间具有U型复合漂移区，所述U型复合漂移区沿元胞中心左右对称。本发明通过形成的具有对称特性的U型复合漂移区和复合栅结构，在一定的元胞宽度下可获得高的器件击穿电压和低的导通压降/电阻特性，是一种双向对称的电场截止型器件；在IGBT工作模式时，是一种具有载流子存储层和场截止层的IGBT器件，在MOS工作模式时，是一种具有减小漂移区电阻高掺杂层和场截止层的MOS器件；通过所述U型复合漂移区和复合栅结构的复合作用，本发明结构不会发生器件的横向和纵向穿通击穿，具有高的耐压和低的导通压降/电阻特性。

公开(公告)号：CN103794647A

公开(公告)日：2014-05-14

申请号：CN201410070465.4

申请日：2014-02-28

Applicant: 电子科技大学

Inventor： 张金平 ,  杨文韬 ,  单亚东 ,  顾鸿鸣 ,  刘竞秀 ,  李泽宏 ,  任敏 ,  张波

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331

CPC classification number: H01L29/7393 ,  H01L21/187 ,  H01L29/0603 ,  H01L29/66325

Abstract: 一种双向IGBT器件及其制作方法，属于功率半导体器件技术领域。所述双向IGBT器件元胞结构包括两个对称设置于衬底漂移区正反两面的MOS结构，MOS结构的P型体区与衬底漂移区之间具有N型埋层，MOS结构的栅结构底部与衬底漂移区之间具有P型埋层。所述双向IGBT器件可采用两片硅片分别制作后键合而成，也可采用单片硅片双面加工而成。本发明使双向IGBT具有对称的正、反向特性，并在相同的器件耐压下具有更薄的漂移区厚度，更好的载流子浓度分布和电场分布，使器件获得了更好的正向导通特性以及正向导通特性与关断损耗特性的折中。

公开(公告)号：CN110459606B

公开(公告)日：2023-03-24

申请号：CN201910806851.8

申请日：2019-08-29

Applicant: 电子科技大学

Inventor： 张金平 ,  赵阳 ,  罗君轶 ,  刘竞秀 ,  李泽宏 ,  张波

IPC: H01L29/423 ,  H01L29/06 ,  H01L29/739 ,  H01L21/28 ,  H01L21/331

Abstract: 本发明属于功率半导体器件技术领域，涉及一种具有自偏置PMOS的横向沟槽型IGBT及其制备方法。本发明在LIGBT器件结构的基础上增加了载流子存储层和纵向的槽栅结构，起到载流子存储作用，增强电导调制效应和减小器件导通压降；用分离栅包裹栅极的侧面，减小密勒电容，降低关断时间，减小关断损耗，改善正向导通压降与关断损耗的折中；减少了器件的栅电荷，降低了驱动损耗；优化了电流下降速率(di/dt)与导通损耗(Eon)的折衷特性；在关断初期自偏置MOSFET开启，抽取漂移区的过剩载流子，降低关断时间，减少了关断损耗；槽栅底部的厚氧化层能够减少栅极拐角处电场，有效增加击穿电压，提高器件可靠性；薄的栅氧化层能够降低器件的阈值电压，并能提高闩锁电流密度。

公开(公告)号：CN110459596B

公开(公告)日：2023-02-07

申请号：CN201910806844.8

申请日：2019-08-29

Applicant: 电子科技大学

Inventor： 张金平 ,  赵阳 ,  王康 ,  刘竞秀 ,  李泽宏 ,  张波

IPC: H01L29/06 ,  H01L29/423 ,  H01L29/739 ,  H01L21/28 ,  H01L21/331

Abstract: 本发明属于功率半导体器件技术领域，涉及一种横向绝缘栅双极晶体管及其制作方法。本发明在LIGBT器件结构的基础上，加入了载流子存储层，增强了漂移区电导调制效应，减小了器件导通压降；用分离栅包裹栅电极，减小密勒电容，降低关断时间，减小关断损耗，改善正向导通压降(Vceon)和关断损耗(Eoff)的折中；能够减少器件的栅电荷，减少对驱动电路能力的要求；降低了驱动损耗；优化了电流下降速率(di/dt)与导通损耗(Eon)的折衷特性；槽栅底部的厚氧化层能够降低沟槽拐角处的电场，缓解了沟槽底部尖角处的电场集中，有效提高了器件的击穿电压；提高了期间的可靠性；薄的栅氧化层能够降低器件的阈值电压，并能提高闩锁电流密度。

公开(公告)号：CN110491937B

公开(公告)日：2021-04-13

申请号：CN201910777454.2

申请日：2019-08-22

Applicant: 电子科技大学

Inventor： 张金平 ,  王康 ,  赵阳 ,  刘竞秀 ,  李泽宏 ,  张波

IPC: H01L29/739 ,  H01L21/331 ,  H01L29/06

Abstract: 本发明属于功率半导体器件技术领域，涉及一种具有自偏置PMOS的分离栅TIGBT及其制作方法。本发明通过在传统的TIGBT基础上引入PMOS结构，在不减小沟道密度的情形下，有效的改善器件正向导通时的饱和电流，提高了器件的短路安全工作能力，同时PMOS结构提供的额外电流泄放通路加速了器件在阻断状态抽取空穴的速度，因此提高了器件的开关速度，减小了器件的开关损耗。同时，对于具有N型电荷存储层的TIGBT，P型埋层能够屏蔽N型电荷存储层对器件击穿特性的影响，因此可以提高N型电荷存储层的掺杂浓度进一步的改善器件正向导通时载流子分布，提高漂移区的电导调制能力，进一步的改善了器件正向导通压降Vce(on)与关断损耗Eoff之间的折中关系。