-
公开(公告)号:CN106919514A
公开(公告)日:2017-07-04
申请号:CN201611201981.1
申请日:2016-12-23
Applicant: 瑞萨电子株式会社
IPC: G06F12/04 , G06F12/0877 , G06F12/0893
CPC classification number: G06F12/0875 , G06F3/0604 , G06F3/0638 , G06F3/0673 , G06F12/023 , G06F12/0862 , G06F2212/1024 , G06F2212/1044 , G06F2212/302 , G06F2212/401 , G06F2212/466 , G06F2212/60 , G06F12/04 , G06F12/0877 , G06F12/0893
Abstract: 公开了半导体装置、数据处理系统及半导体装置控制方法。减少由未包括在压缩数据中的辅助信息的读取导致的总线/存储器带宽消耗。存储器储存压缩数据和用于读取压缩数据的辅助信息。半导体装置包括高速缓存,其中储存在存储器中储存的辅助信息;控制单元,当接收用于读取存储器中储存的压缩数据的读取请求时,如关于压缩数据的辅助信息储存在高速缓存中则从高速缓存读取关于压缩数据的辅助信息,如关于压缩数据的辅助信息未储存在高速缓存中则从存储器读取关于压缩数据的辅助信息并将其储存在高速缓存中,以及控制单元使用关于压缩数据的辅助信息从存储器读取压缩数据;展开单元,展开从存储器读取的压缩数据。
-
公开(公告)号:CN106028041A
公开(公告)日:2016-10-12
申请号:CN201610051676.2
申请日:2016-01-26
Applicant: 瑞萨电子株式会社
IPC: H04N19/436 , H04N19/176
Abstract: 提供了处理设备及其控制方法。提供在处理单元之间传输数据的多个传输模块(402‑0到402‑M),以便分别对应于多个处理单元(401‑0到401‑M)。对于处理单元(401‑0到401‑M)中的每一个,第一环形总线(403‑0到403‑M)连接对应的处理单元内的子单元和对应于该处理单元的传输模块,以便对应的处理单元内的子单元和对应于该处理单元的传输模块形成环形形状。多个传输模块(402‑0到402‑M)被连接,以便多个传输模块(402‑0到402‑M)通过第二环形总线(404)来形成环形形状。
-
公开(公告)号:CN105847819A
公开(公告)日:2016-08-10
申请号:CN201510969813.6
申请日:2015-12-22
Applicant: 瑞萨电子株式会社
IPC: H04N19/423
Abstract: 本发明涉及图像处理设备和半导体设备。在图像处理设备中,运动图像解码处理从输入流提取待解码的目标图像的特征量,并且基于所述特征量,改变从外部存储器到高速缓存存储器的高速缓存填充的读取大小。所述特征量代表例如一个图片(帧或场)中的帧内宏块比例或运动向量变化。当帧内宏块比例高时,所述高速缓存填充的读取大小减小。
-
-