-
公开(公告)号：CN203103288U
公开(公告)日：2013-07-31
申请号：CN201220515319.4
申请日：2012-09-29
Applicant: 珠海欧比特控制工程股份有限公司
IPC: H01L23/498
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 本实用新型涉及一种立体封装NAND-FLASH存储器，包括多个NAND-FLASH芯片，还包括从下至上进行堆叠的多个印刷电路板，所述多个印刷电路板包括一引脚印刷电路板及位于所述引脚印刷电路板上方的至少两块置放印刷电路板，引脚印刷电路板上设有用于对外连接的引脚，多个NAND-FLASH芯片设于置放印刷电路板上但不全设于同一置放印刷电路板上；多个印刷电路板经灌封、切割后在周边上露出印刷电路线，并在外表面设有镀金连接线；镀金连接线将所述多个印刷电路板上露出的印刷电路线进行关联连接以形成：多个NAND-FLASH芯片并联连接，引脚作为立体封装NAND-FLASH存储器的对外接入信号与对外输出信号的物理连接物。本实用新型能相对降低占用印刷电路板的平面空间。
-
公开(公告)号：CN207340010U
公开(公告)日：2018-05-08
申请号：CN201720931055.3
申请日：2017-07-28
Applicant: 珠海欧比特控制工程股份有限公司
IPC: H04N5/225 , H01L27/146
Abstract: 本实用新型公开一种摄像组件，包括，摄像功能模块；用于安装摄像功能模块的安装基板；通过安装基板与摄像功能模块电连接的连接器；对摄像功能模块、安装基板和连接器实现包裹的安装架；所述摄像功能模块包括从下至上进行堆叠的引脚芯片层、第一功能层和第二功能层，在所述引脚芯片层下部设置有用于对外连接的引脚，在所述第二功能层下部设置有用于电源管理、视频输出的电源管理模块，在所述第二功能层上部设置有用于图像采集的感光CMOS器件。本实用新型通过立体封装技术，从而降低现有机载、箭载摄像组件的不稳定性。
-
公开(公告)号：CN203746837U
公开(公告)日：2014-07-30
申请号：CN201320682907.1
申请日：2013-10-30
Applicant: 珠海欧比特控制工程股份有限公司
IPC: H01L25/065 , H01L23/31 , H01L23/495
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 本实用新型涉及一种容量为4G×16bit的立体封装NAND FLASH存储器，其特征在于，包括八个1G×8bit的NAND FLASH芯片，从下至上进行堆叠的一个引线框架层和八个芯片层，引线框架层上设有用于对外连接的引脚，八个NAND FLASH芯片分别一一对应地设于八个芯片层上；所述堆叠的一个引线框架层和八个芯片层经灌封、切割后在周边上露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将所述一个引线框架层和八个芯片层上露出的电气连接引脚进行相应连接，引线框架层的引脚作为对外接入信号与对外输出信号的物理连接物。本实用新型能相对降低占用印刷电路板的平面空间。
-
公开(公告)号：CN203644771U
公开(公告)日：2014-06-11
申请号：CN201320683118.X
申请日：2013-10-30
Applicant: 珠海欧比特控制工程股份有限公司
IPC: H01L25/065 , H01L23/31
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 本实用新型涉及一种容量为512K×40bit的立体封装SRAM存储器，包括四个容量为256K×16bit的SRAM芯片：第一SRAM芯片、第二SRAM芯片、第三SRAM芯片、第四SRAM芯片，及一个容量为512K×8bit的第五SRAM芯片；还包括从下至上进行堆叠的一个引线框架层和五个芯片层，引线框架层上设有用于对外连接的引脚，五个SRAM芯片分别一一对应地设于五个芯片层上；所述堆叠的一个引线框架层和五个芯片层经灌封、切割后在周边上露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将所述一个引线框架层和五个芯片层上露出的电气连接引脚进行相应连接，引线框架层的引脚作为对外接入信号与对外输出信号的物理连接物。本实用新型能相对降低占用印刷电路板的平面空间。
-
公开(公告)号：CN203644767U
公开(公告)日：2014-06-11
申请号：CN201320682906.7
申请日：2013-10-30
Applicant: 珠海欧比特控制工程股份有限公司
IPC: H01L25/065 , H01L23/495
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 本实用新型涉及一种容量为16G×8bit的立体封装NAND？FLASH存储器，其特征在于，包括四个4G×8bit的NAND？FLASH芯片，从下至上进行堆叠的一个引线框架层和四个芯片层，引线框架层上设有用于对外连接的引脚，四个NAND？FLASH芯片分别一一对应地设于四个芯片层上；所述堆叠的一个引线框架层和四个芯片层经灌封、切割后在周边上露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将所述一个引线框架层和四个芯片层上露出的电气连接引脚进行相应连接，引线框架层的引脚作为对外接入信号与对外输出信号的物理连接物。本实用新型能相对降低占用印刷电路板的平面空间。
-
Patent Agency Ranking
公开(公告)号：CN203644764U
公开(公告)日：2014-06-11
申请号：CN201320682855.8
申请日：2013-10-30
Applicant: 珠海欧比特控制工程股份有限公司
IPC: H01L25/065 , H01L23/495 , H01L23/31
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 本实用新型涉及一种容量为512K×8bit的立体封装EEPROM存储器，其特征在于，包括四个128K×8bit的EEPROM芯片，还包括从下至上进行堆叠的一个引线框架层和四个芯片层，引线框架层上设有用于对外连接的引脚，四个EEPROM芯片分别一一对应地设置在四个芯片层上；所述堆叠的一个引线框架层和四个芯片层经灌封、切割后在周边上露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将所述一个引线框架层和四个芯片层上露出的电气连接引脚进行相应连接，引线框架层的引脚作为对外接入信号与对外输出信号的物理连接物。本实用新型能相对降低占用印刷电路板的平面空间。
-
公开(公告)号：CN203423178U
公开(公告)日：2014-02-05
申请号：CN201320465313.5
申请日：2013-07-31
Applicant: 珠海欧比特控制工程股份有限公司
IPC: H01L25/065 , H01L23/31 , H01L23/495
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 本实用新型涉及一种容量为256M×8bit的立体封装SDRAM存储器，包括四个容量为128M×4bit的SDRAM芯片：第一SDRAM芯片、第二SDRAM芯片、第三SDRAM芯片和第四SDRAM芯片；还包括从下至上进行堆叠的一个引线框架层和四个芯片层，引线框架层上设有用于对外连接的引脚，四个SDRAM芯片分别一一对应地设置四个芯片层上；所述堆叠的一个引线框架层和四个芯片层经灌封、切割后在周边上露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将所述一个引线框架层和四个芯片层上露出的电气连接引脚进行相应连接，引线框架层的引脚作为对外接入信号与对外输出信号的物理连接物。本实用新型能相对降低占用印刷电路板的平面空间。
-
公开(公告)号：CN203423176U
公开(公告)日：2014-02-05
申请号：CN201320387583.9
申请日：2013-06-30
Applicant: 珠海欧比特控制工程股份有限公司
IPC: H01L25/065 , H01L23/31 , H01L23/495
Abstract: 本实用新型涉及一种容量为64M×32bit的立体封装DDR1存储器，包括两个容量为64M×16bit的DDR1芯片，其特征在于，还包括从下至上进行堆叠的一个引线框架层和两个芯片层，引线框架层上设有用于对外连接的引脚，两个DDR1芯片分别一一对应地设置在两个芯片层上；所述堆叠的一个引线框架层和两个芯片层经灌封、切割后在周边上露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将所述一个引线框架层和两个芯片层上露出的电气连接引脚进行对应连接，引线框架层的引脚作为对外接入信号与对外输出信号的物理连接物。本实用新型能相对降低占用印刷电路板的平面空间。
-
公开(公告)号：CN203423174U
公开(公告)日：2014-02-05
申请号：CN201320387574.X
申请日：2013-06-30
Applicant: 珠海欧比特控制工程股份有限公司
IPC: H01L25/065 , H01L27/11 , H01L23/49 , H01L23/495
Abstract: 本实用新型涉及一种容量为512K×32bit的立体封装SRAM存储器，包括四个容量为256K×16bit的SRAM芯片：第一SRAM芯片、第二SRAM芯片、第三SRAM芯片、第四SRAM芯片；还包括从下至上进行堆叠的一个引线框架层和四个芯片层，引线框架层上设有用于对外连接的引脚，每个芯片层上置放一个所述SRAM芯片；所述堆叠的一个引线框架层和四个芯片层经灌封、切割后在周边上露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将所述一个引线框架层和四个芯片层上露出的电气连接引脚进行相应连接，引线框架层的引脚作为立体封装SRAM存储器的对外接入信号与对外输出信号的物理连接物。本实用新型能相对降低占用印刷电路板的平面空间。
-
公开(公告)号：CN203423172U
公开(公告)日：2014-02-05
申请号：CN201320385622.1
申请日：2013-06-30
Applicant: 珠海欧比特控制工程股份有限公司
IPC: H01L25/065 , H01L23/31 , H01L23/495
Abstract: 本实用新型涉及一种容量为1M×16bit的立体封装SRAM存储器，包括四个容量为256K×16bit的SRAM芯片，还包括从下至上进行堆叠的一个引线框架层和四个芯片层，引线框架层上设有用于对外连接的引脚，四个SRAM芯片分别一一对应地设置在四个芯片层上；所述堆叠的一个引线框架层和四个芯片层经灌封、切割后在周边上露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将所述一个引线框架层和四个芯片层上露出的电气连接引脚进行相应连接，引线框架层的引脚作为对外接入信号与对外输出信号的物理连接物。本实用新型能相对降低占用印刷电路板的平面空间。
-
-
-
-
-
-
-
-
-
Search Results
43
records
(took 0.048 seconds)
