-
公开(公告)号：CN113990936A
公开(公告)日：2022-01-28
申请号：CN202111587237.0
申请日：2021-12-23
Applicant: 浙江大学杭州国际科创中心
IPC: H01L29/06 , H01L29/423 , H01L29/78
Abstract: 本申请公开了一种基于不同栅极结构的MOS管器件，涉及半导体技术领域，包括：第一掺杂衬底；第一掺杂结构，第一掺杂结构和第一掺杂衬底相连接；第二掺杂结构，第二掺杂结构和第一掺杂结构相连接；沟槽栅结构，沟槽栅结构分别和第一掺杂结构以及第二掺杂结构相连接；其中，沟槽栅结构包括栅极和栅介质层，栅介质层设置在栅极的底部和侧壁，栅介质层分别和第一掺杂结构以及第二掺杂结构相连接，栅极设置有对称或非对称的周期性排列结构，有益效果在于在保持元胞尺寸和元胞密度不变的前提下，显著增加沟道的面积，有效降低了器件的沟道电阻，通过不同的栅极结构，避免沟道不均流的现象，且当沟槽栅结构缩减到40nm以下时会出现FinFET效应，从而进一步降低沟道的电阻。
-
公开(公告)号：CN106960871A
公开(公告)日：2017-07-18
申请号：CN201710157519.4
申请日：2017-03-16
Applicant: 浙江大学
IPC: H01L29/10 , H01L29/16 , H01L29/872
Abstract: 本发明公开了一种带沟槽阵列和空腔的碳化硅衬底结构。包括碳化硅衬底、设置在碳化硅衬底底面的沟槽阵列以及设置在碳化硅衬底底面并覆盖沟槽阵列的金属叠层；金属叠层包括覆盖在衬底底面和沟槽阵列底面的第一层金属、上表面与第一层金属底面相连且下表面在沟槽阵列处形成空腔的第二层金属。本发明减少了衬底层电阻且能与普通工艺线相兼容，保持了完整衬底厚度，降低了发生碎片几率，缓解了在热循环或实际使用过程中存在的热应力问题。
-
公开(公告)号：CN118335793A
公开(公告)日：2024-07-12
申请号：CN202311725407.6
申请日：2023-12-14
Applicant: 浙江大学杭州国际科创中心
IPC: H01L29/78 , H01L29/06 , H01L29/423 , H01L21/336 , H01L29/417
Abstract: 本发明涉及一种沟槽型MOSFET器件及其制造方法，一种沟槽型MOSFET器件，包括元胞结构，元胞结构包括半导体基体；阱区设于半导体基体的上表层内；源区设于阱区的上表层内；半导体基体内设有贯穿源区和阱区的浅沟槽，以及与浅沟槽连通的深沟槽；浅沟槽具有第一底壁，深沟槽凹设于第一底壁，且深沟槽具有第二底壁。屏蔽区设于半导体基体内，屏蔽区的至少部分邻接于第二底壁；绝缘栅结构设于第一底壁上；源极设于半导体基体上，且覆盖于绝缘栅结构，并填充于浅沟槽未被绝缘栅结构填充的区域，且填充于深沟槽。该沟槽型MOSFET器件的元胞尺寸较小。
-
公开(公告)号：CN118335784A
公开(公告)日：2024-07-12
申请号：CN202410307432.0
申请日：2024-03-18
Applicant: 浙江大学 , 斯达半导体股份有限公司
IPC: H01L29/739 , H01L29/06 , H01L21/331
Abstract: 本发明涉及半导体技术领域中的一种超级结IGBT半元胞结构、器件及制备方法，包括发射极结构、栅极结构和集电极结构，发射极结构与栅极结构并排接触设置，且并排接触设置的发射极结构和栅极结构，与集电极结构之间设置有漂移区结构，漂移区结构与栅极结构部分接触设置，漂移区结构与发射极结构之间设置有载流子储存层，且栅极结构与载流子储存层部分接触设置，栅极结构、漂移区结构以及载流子储存层之间设置有空穴通道区，解决了现有IGBT器件无法实现提高电导调制效应的同时，降低器件关断损耗的问题。
-
公开(公告)号：CN116913978A
公开(公告)日：2023-10-20
申请号：CN202310673174.3
申请日：2023-06-07
Applicant: 浙江大学
IPC: H01L29/872 , H01L29/06 , H01L21/329
Abstract: 本发明公开了一种横向高压功率半导体器件及生产工艺，包括衬底、漂移区、位于漂移区顶部的第二导电类型高掺杂阱区、第二导电类型横向掺杂顶层区、第一导电类型高掺杂阱区、位于漂移区上的场氧化层、阴极金属层、阳极金属层以及器件顶部的钝化层，阳极金属层与第二导电类型高掺杂阱区之间形成阳极欧姆接触层，阳极金属层与漂移区之间形成阳极肖特基接触层，阴极金属层与第一导电类型高掺杂阱区之间形成阴极欧姆接触层，场氧化层与第二导电类型横向掺杂顶层区相接触，第二导电类型横向掺杂顶层区内形成窄槽，窄槽内填充有电介质。本发明优化了横向器件的表面电场分布，有效抑制了表面电场的掉落，在保证较低比导通电阻的同时提高了器件的耐压性能。
-
Patent Agency Ranking
公开(公告)号：CN116613129A
公开(公告)日：2023-08-18
申请号：CN202310357213.9
申请日：2023-04-06
Applicant: 浙江大学
IPC: H01L23/495 , H01L23/49 , H01L23/367 , H01L21/60
Abstract: 本申请涉及半导体封装技术领域，解决了现有封装技术以键合线为引线，存在一定的寄生电感以及不易散热的问题，公开了一种碳化硅器件的无键合线新型封装结构及其封装方法，包括芯片、底部铜箔、粘接密封层、高温玻璃纤维、电极铜柱、外围铜柱、顶部铜箔以及环氧树脂，所述顶部铜箔通过图形化分出所需的不同电极的金属部分，每一部分的金属对应下方所述芯片所在位置的电极，所述不同电极的金属部分上方的高温玻璃纤维在所述芯片的电极位置开设有第一点阵，该新型封装结构不存在键合线，而是用铜柱代替，属于全嵌入式封装，从而能够获得极低的电感以及最佳的热阻，使得器件的功率密度提高，并且功耗降低，大大的提高了整体的散热效果。
-
公开(公告)号：CN115763235A
公开(公告)日：2023-03-07
申请号：CN202211417255.9
申请日：2022-11-14
Applicant: 浙江大学杭州国际科创中心
IPC: H01L21/28 , H01L21/336 , H01L29/423 , H01L29/417 , H01L29/06 , H01L29/78
Abstract: 本公开涉及沟槽型绝缘栅场效应管及其制造方法、电子元件。该方法包括：在复合衬底形成图案化的保护层，并得到第一通道及堆叠的第一介质层及第二介质层，第一介质层、第二介质层及第一通道具有第一掺杂类型，保护层具有第二掺杂类型，保护层贯穿第二介质层，第一通道贯穿保护层；形成沿第二介质层背离第一介质层的方向依次设置的第三介质层、沟道层及第一源接触区，第三介质层和第一源接触区具有第一掺杂类型，沟道层具有第二掺杂类型；及形成栅氧结构，栅氧结构贯穿第一源接触区和沟道层，并至少延伸入第三介质层，栅氧结构与保护层堆叠并与第一通道堆叠。该方法可简单容易地制造沟槽型绝缘栅场效应管，实现嵌套在第三介质层下侧的保护层。
-
公开(公告)号：CN115714140A
公开(公告)日：2023-02-24
申请号：CN202211302566.0
申请日：2022-10-24
Applicant: 浙江大学杭州国际科创中心
IPC: H01L29/78 , H01L29/36 , H01L29/423 , H01L21/336
Abstract: 本公开提供一种绝缘栅场效应管及其制造方法，该绝缘栅场效应管包括：复合衬底，具有第一掺杂特性；第一外延层，具有第二掺杂特性，位于复合衬底的一侧；掺杂层，位于第一外延层背离复合衬底的一侧，掺杂层包括第一掺杂区和第二掺杂区，第一掺杂区具有第一掺杂特性，第二掺杂区具有第二掺杂特性；栅极，贯穿第一外延层并延伸入复合衬底，栅极位于第一掺杂区背离第二掺杂区的一侧；绝缘层，位于栅极与第一外延层之间并位于栅极与复合衬底之间；以及介电层，位于栅极与复合衬底之间且位于栅极与绝缘层之间，以具有较高的可靠性。
-
公开(公告)号：CN114944422A
公开(公告)日：2022-08-26
申请号：CN202210861863.2
申请日：2022-07-22
Applicant: 浙江大学
IPC: H01L29/06 , H01L29/45 , H01L29/872 , H01L29/739 , H01L29/78 , H01L29/861 , H01L21/329 , H01L21/331 , H01L21/336
Abstract: 本发明涉及半导体技术领域中的一种浮岛器件及其制造方法，包括外延层、表面层、底层、第一掺杂区、第二掺杂区和欧姆接触金属，其中，所述表面层和底层之间有若干外延层，至少一个外延层中设置第一掺杂区和第二掺杂区；所述欧姆接触金属通过形成欧姆接触连接第一掺杂区和第二掺杂区；具有消除空间电荷对电流的阻碍和连通外延层与第一掺杂区的优点，缓解了传统浮岛器件在恢复导通状态时的电压过冲或开通延迟问题。
-
公开(公告)号：CN113990936B
公开(公告)日：2022-06-14
申请号：CN202111587237.0
申请日：2021-12-23
Applicant: 浙江大学杭州国际科创中心
IPC: H01L29/06 , H01L29/423 , H01L29/78
Abstract: 本申请公开了一种基于不同栅极结构的MOS管器件，涉及半导体技术领域，包括：第一掺杂衬底；第一掺杂结构，第一掺杂结构和第一掺杂衬底相连接；第二掺杂结构，第二掺杂结构和第一掺杂结构相连接；沟槽栅结构，沟槽栅结构分别和第一掺杂结构以及第二掺杂结构相连接；其中，沟槽栅结构包括栅极和栅介质层，栅介质层设置在栅极的底部和侧壁，栅介质层分别和第一掺杂结构以及第二掺杂结构相连接，栅极设置有对称或非对称的周期性排列结构，有益效果在于在保持元胞尺寸和元胞密度不变的前提下，显著增加沟道的面积，有效降低了器件的沟道电阻，通过不同的栅极结构，避免沟道不均流的现象，且当沟槽栅结构缩减到40nm以下时会出现FinFET效应，从而进一步降低沟道的电阻。
-
-
-
-
-
-
-
-
-
Search Results
89
records
(took 0.019 seconds)
