一种基于FPGA的多虚拟队列数据存储的方法

    公开(公告)号:CN101599294A

    公开(公告)日:2009-12-09

    申请号:CN200910083892.5

    申请日:2009-05-11

    Abstract: 一种基于FPGA的多虚拟队列数据存储的方法,本发明设计基于FPGA中实现高速网卡数据读写技术,特别是涉及一种多虚拟队列的数据存储方法,本设计采用接收引擎模块、读写模块、块状存储器的多个寄存器组,每个寄存器组都属于其中的一个队列、块状存储器设有读写模式状态转换模块、块状存储器和读写模式状态转换模块均支持三种操作模式,对所有大量的(如2048个)队列中的寄存器使用FPGA中的块RAM进行存储和处理,实现对同一队列的相关寄存器进行同时读写。解决了现有技术中逻辑存储和外部存储的逻辑资源不足、存储速度慢、存储周期长等问题。

    一种用于对网络报文高效动态分类的方法和设备

    公开(公告)号:CN102195868B

    公开(公告)日:2015-05-20

    申请号:CN201010609020.0

    申请日:2010-12-17

    Abstract: 本发明提供了一种用于对网络报文高效动态分类的设备和方法。本发明是一个软硬件结合的系统,设备包括硬件和软件,报文分类规则存储在硬件中,规则的管理在软件中进行,实现方法是软件和硬件协同工作,硬件仅仅使用规则,保证规则匹配的效率,软件在主机内存中为硬件规则表构造扩展的镜像,保证规则灵活动态的修改。报文分类规则需要更新时,软件对规则表的调整过程在主机内存中进行,只把最终调整好的结果实施到硬件板载内存。整个系统在满足了动态灵活性要求的同时,又保证了很高的效率。

    1GEthernet与OC48网络自适应接入系统和方法

    公开(公告)号:CN102684955B

    公开(公告)日:2015-04-29

    申请号:CN201110383656.2

    申请日:2011-11-28

    Abstract: 本发明提供了一种1G Ethernet与OC48网络自适应接入系统和方法,所述自适应接入系统基于fpga实现,fpga的优点在于其灵活的在线可编程特性,在不掉电的情况下纳秒级切换网络接入类型,自适应接入系统还包含一个外围芯片programmable晶振和fpga内部的串并转换模块serdes;自适应接入方法,开始依赖于光电转换器传递给fpga的signallost信号和电路的全局复位信号;开始状态IIC并不配置电路中的晶振,默认进入探测1GEthernet网络类型;利用MAC fifo或POS fifo分别进行两种网络类型的探测。本发明提供的1G Ethernet与OC48网络自适应接入系统和方法,无需人为对网络的接入进行任何设置,若有光纤插拔动作,即对1G Ethernet与OC48网络进行自动化的探测和适应。

    一种自适应10Gbps网络接入系统和方法

    公开(公告)号:CN102684956B

    公开(公告)日:2015-03-25

    申请号:CN201110383723.0

    申请日:2011-11-28

    Abstract: 本发明提供了一种10Gbps网络接入系统,其包括:自动化控制装置和与所述自动化控制装置连接的收发器,所述10Gbps网络接入系统包括:与所述自动化控制装置连接的可编程晶振。所述10Gbps网络接入方法,开始依赖于光电转换器传递给fpga的signallost信号和电路的全局复位信号;开始状态IIC并不配置电路中的晶振,默认进入探测10Gbps网络类型;利用MAC fifo或POS fifo分别进行两种网络类型的探测。本发明提供的10Gbps与OC192网络自适应接入系统和方法,无需人为对网络的接入进行任何设置,若有光纤插拔动作,即对10Gbps与OC192网络进行自动化的探测和适应。

    一种基于IPv6报文的分流方法

    公开(公告)号:CN102497320B

    公开(公告)日:2014-12-03

    申请号:CN201110415266.9

    申请日:2011-12-13

    Abstract: 本发明提供了一种基于IPv6报文的分流方法,该方法主要是根据IPv6报文结构,提取其四元组,通过四元组产生Hash值;根据软件配置的分流比例,计算其分配在哪一个队列中,然后通过PCIe将报文放入该队列中,完成其分流。本发明提供的基于IPv6报文的分流方法,对扩展头域的四种位置进行定义,从而让TCP或UDP头的定位变得容易。

    自动验证千兆和万兆混合网络控制器正确性的系统和方法

    公开(公告)号:CN102420720B

    公开(公告)日:2014-09-10

    申请号:CN201110383387.X

    申请日:2011-11-28

    Abstract: 本发明提供了一种自动验证千兆和万兆混合网络控制器正确性的系统和方法,所述系统包括:光电转换模块和可编程晶振,以及与所述光电转换模块和所述可编程晶振分别连接的控制测试单元。所述验证方法包括如下步骤:(1).判断可编码晶振的默认频率是否为125MHz;(2).根据步骤1判断的结果进行时钟频率的修改或者进行千兆通路的检测;(3).将可编程晶振的频率从125MHz修改为161MHz;(4).进行万兆数据通路的检测。本发明提供的自动验证千兆和万兆混合网络控制器正确性的系统和方法,使具有千兆和万兆混合网络控制器的网卡设备可以在上电后自动验证混合网络控制器的正确性。

    一种万兆以太网变速箱Fifo读写控制及容错系统

    公开(公告)号:CN102685091A

    公开(公告)日:2012-09-19

    申请号:CN201110383678.9

    申请日:2011-11-28

    Abstract: 本发明提供了一种万兆以太网变速箱Fifo读写控制及容错系统,其包括:PCS接收设备和与其通过接口总线XSBI连接的收发器;所述PCS接收设备包括Demux模块、同步头查找模块、解扰模块、Gearbox Fifo变速模块和64B/66B解码模块;所述Demux模块、所述同步头查找模块、所述解扰模块、所述Gearbox Fifo变速单元和所述64B/66B解码模块依次连接;所述Gearbox Fifo变速单元包括:超短帧处理模块、超长帧处理模块、丢帧头处理模块、丢帧尾处理模块、读写选择模块和监控数据模块。本发明提供的一种万兆以太网变速箱Fifo读写控制及容错系统,避免了因为线路信号质量问题带来的误读写或控制出错的问题。

    1G Ethernet与OC48网络自适应接入系统和方法

    公开(公告)号:CN102684955A

    公开(公告)日:2012-09-19

    申请号:CN201110383656.2

    申请日:2011-11-28

    Abstract: 本发明提供了一种1G Ethernet与OC48网络自适应接入系统和方法,所述自适应接入系统基于fpga实现,fpga的优点在于其灵活的在线可编程特性,在不掉电的情况下纳秒级切换网络接入类型,自适应接入系统还包含一个外围芯片programmable晶振和fpga内部的串并转换模块serdes;自适应接入方法,开始依赖于光电转换器传递给fpga的signallost信号和电路的全局复位信号;开始状态IIC并不配置电路中的晶振,默认进入探测1GEthernet网络类型;利用MAC fifo或POS fifo分别进行两种网络类型的探测。本发明提供的1G Ethernet与OC48网络自适应接入系统和方法,无需人为对网络的接入进行任何设置,若有光纤插拔动作,即对1G Ethernet与OC48网络进行自动化的探测和适应。

    一种保证以太网正常通信的设备和方法

    公开(公告)号:CN102546289A

    公开(公告)日:2012-07-04

    申请号:CN201110384031.8

    申请日:2011-11-28

    Abstract: 本发明提供了一种保证以太网正常通信的设备和方法,基于fpga芯片,所述设备包括:发送端口、接收端口、控制电路和自协商检测电路。所述方法包括(1).判断是否完成comma对齐;(2).从所述发送端口发送FLP的第一种数据脉冲,若接收端口接收到,则在自协商成功后转到步骤3;否则认为对端不具备自协商功能,也转到步骤3;(3).监测链路中的信息,如果检测到自协商序列数据脉冲,则跳到步骤2,并启动所述缓冲区。本发明提供的保证以太网正常通信的设备和方法,无论是上电初始化还是正常通信情况下,都对FLP脉冲进行分析,保证链路通信的正常和可靠性。

Patent Agency Ranking