-
公开(公告)号：CN110991629B
公开(公告)日：2023-05-02
申请号：CN201911062196.6
申请日：2019-11-02
Applicant: 复旦大学
Abstract: 本发明属于神经元器件技术领域，具体为一种基于忆阻器的神经元电路。本发明的神经元电路包括：积分重置电路、电阻比较电路和脉冲输出电路；积分重置电路以外部电路的电流作为输入，通过忆阻器的复位或置位操作来实现对输入电流的积分，并以忆阻器实时阻值的监测电压作为输出；电阻比较电路接收实时监测电压，将其与参考电阻的电压信号进行比较，并将电阻比较结果输出给脉冲输出电路；当实时监测电压越过阈值，脉冲输出电路向外部电路输出神经脉冲信号，同时把反馈信号发送给积分重置电路，使积分重置电路的忆阻器阻值重置。本发明具有集成后面积代价低，且实时性好、误操作率低的特点。
-
公开(公告)号：CN110991628B
公开(公告)日：2023-04-18
申请号：CN201911062185.8
申请日：2019-11-02
Applicant: 复旦大学
IPC: G06N3/063
Abstract: 本发明属于神经元器件技术领域，具体涉及一种基于电荷泵的神经元电路。本发明的神经元电路包括：积分重置电路、电压比较电路和脉冲输出电路；积分重置电路以外部电路的电流作为输入，首先把经过突触调制的电流脉冲信号转换成电压脉冲，再利用电荷泵实现电压脉冲信号的累加，进而实现积分，并将积分电压作为输出；电压比较电路将所得积分电压与参考电压进行比较，并将电压比较结果输出给脉冲输出电路；当积分电压大于参考电压，脉冲输出电路向外部电路输出神经脉冲信号，同时把反馈信号发送给积分重置电路，使积分重置电路的积分电容重置电压。本发明提供的神经元电路减小了所用到的电容大小，具有易集成的特点。
-
公开(公告)号：CN114694727A
公开(公告)日：2022-07-01
申请号：CN202210177188.1
申请日：2022-02-25
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 复旦大学
Abstract: 本申请实施例提供一种非易失性存储单元数据读取方法及存内计算数据读取方法，属于半导体技术领域。方法包括：响应于第一数据读取指令，向非易失性存储器件与位线连接的一端施加第一电压，并向三端开关元件与源线连接的一端施加第二电压，第二电压低于第一电压，且第一电压与第二电压的差值大于三端开关元件的阈值电压；通过非易失性存储器件与位线连接的一端获取非易失性存储器件的存储数据。本申请能有效避免了现有的反向读取过程中需对与非易失性存储器件连接的源线施加高电压，导致开关元件产生衬偏效应，进而导致开关元件阈值电压变化，影响存储单元的读取速度和裕度的问题。
-
公开(公告)号：CN114596903A
公开(公告)日：2022-06-07
申请号：CN202210183553.X
申请日：2022-02-28
Applicant: 复旦大学
IPC: G11C16/10
Abstract: 本发明公开了一种动态调控的忆阻器编程方法和系统；该方法包括：根据不同应用场景，对忆阻器所存储的数据进行分析和分类，根据数据热度将数据分为热数据、温数据、冷数据，对于冷数据，由进行编程操作时限流需要高电流，对于热数据，限流用较低电流值；为提高存储系统可靠度，设置基准时间，对于存放热数据的忆阻器，如果在基准时间内其数据没有被访问，则将进行重新写入操作。本发明能够保证存储系统的可靠度，同时本发明能极大减少热数据比例高的存储任务的功耗，从而实现低功耗忆阻器编程方法，避免写功耗受制于大量冷数据。
-
公开(公告)号：CN114222142B
公开(公告)日：2022-05-06
申请号：CN202210165456.8
申请日：2022-02-23
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 复旦大学
Abstract: 本申请实施例提供一种基于脉冲神经网络的图像编码方法及装置，属于神经计算及图像处理技术领域。方法包括：获取待处理图像；对于待处理图像中的每一像素点，获取像素点的特征属性，依据像素点的特征属性确定像素点的信息强度值；将像素点编码为表征像素点在预设时间窗口内对应的脉冲发放时刻的时域编码数据，并以时域编码数据作为待处理数据输入输入神经元，像素点对应的脉冲发放时刻与像素点的信息强度值负相关。本申请通过将像素点的信息强度值近似线性地映射到预设时间窗口内的脉冲发放时刻，使得输入输入神经元的像素点的信息强度值越高，输入神经元的脉冲发放时间越早，从而有助于提高有效数据的区分度，降低数据处理的延时和计算复杂度。
-
Patent Agency Ranking
公开(公告)号：CN112748901A
公开(公告)日：2021-05-04
申请号：CN201911063067.9
申请日：2019-10-31
IPC: G06F7/58
Abstract: 本申请公开了一种随机数生成装置和方法，涉及硬件加密领域，用于稳定地产生随机数。随机数生成装置，包括：第一物理不可克隆函数PUF计算模块，包括第一阻变式随机存取存储器RRAM器件和第二RRAM器件，第一RRAM器件和第二RRAM器件的初始状态为高阻态；自适应分离电路，分别连接第一RRAM器件和第二RRAM器件，并用于向第一RRAM器件和第二RRAM器件施加写电压，以及，当检测到第一RRAM器件从高阻态切换到低阻态时，停止向第一RRAM器件和第二RRAM器件施加写电压；读电路，分别连接第一RRAM器件和第二RRAM器件，并用于根据第一RRAM器件的低阻态以及第二RRAM器件的阻态的差值获得第一随机数，其中，第二RRAM器件的阻态高于第一RRAM器件的低阻态。
-
公开(公告)号：CN109524039B
公开(公告)日：2020-10-09
申请号：CN201811391853.7
申请日：2018-11-21
Applicant: 复旦大学
Abstract: 本发明涉及一种忆阻器阻态数目扩展的结构及相关方法，能够在忆阻器交叉阵列中实现阻态数目扩展的结构，包含交叉阵列单元、阻态扩展功能线群、输入线群、输出线群、单元连接线群；其中，阻态扩展功能线群通过多条末端为第一选通器的阻态扩展功能线，连接起交叉阵列单元中每两条相邻的横线或纵线，各个第一选通器根据控制端信号使所在阻态扩展功能线的信号路连通或断开，使接受输入信号的横线或纵线上所接的忆阻器并联，实现阻态扩展。本发明还实现了在忆阻器交叉阵列中实现阻态数目扩展的方法，以及对交叉阵列中忆阻器阻值写入的方法。本发明具有掉电不易失、适应神经网络大量加权求和中对多阻态的需求的特点。
-
公开(公告)号：CN109524039A
公开(公告)日：2019-03-26
申请号：CN201811391853.7
申请日：2018-11-21
Applicant: 复旦大学
Abstract: 本发明涉及一种忆阻器阻态数目扩展的结构及相关方法，能够在忆阻器交叉阵列中实现阻态数目扩展的结构，包含交叉阵列单元、阻态扩展功能线群、输入线群、输出线群、单元连接线群；其中，阻态扩展功能线群通过多条末端为第一选通器的阻态扩展功能线，连接起交叉阵列单元中每两条相邻的横线或纵线，各个第一选通器根据控制端信号使所在阻态扩展功能线的信号路连通或断开，使接受输入信号的横线或纵线上所接的忆阻器并联，实现阻态扩展。本发明还实现了在忆阻器交叉阵列中实现阻态数目扩展的方法，以及对交叉阵列中忆阻器阻值写入的方法。本发明具有掉电不易失、适应神经网络大量加权求和中对多阻态的需求的特点。
-
-
公开(公告)号：CN102867541A
公开(公告)日：2013-01-09
申请号：CN201110188458.0
申请日：2011-07-05
Applicant: 复旦大学
IPC: G11C11/413 , G11C29/42
Abstract: 本发明属于存储器技术领域，提出一种减少漏电流的静态存储器SRAM系统，包括读写电路、ECC检错纠错电路、电压调节器、偏压管和存储单元阵列，电压调节器控制偏压管降低或增加存储单元阵列的电源电压；读写电路，用于当电源电压恢复到active模式，读取存储单元阵列内容，并将内容发送到ECC检错纠错电路；ECC检错纠错电路，用于检错纠错，并将改正后的值通过读写电路写回存储单元阵列。本发明采用ECC检测处于standby模式下SRAM各个阵列的单元值，在保证hold不出错的情况下尽可能降低阵列的电源电压或者抬高阵列的地线电压，以尽可能降低漏电，实现极低功耗。
-
-
-
-
-
-
-
-
-
Search Results
59
records
(took 0.023 seconds)
