-
公开(公告)号：CN101419495A
公开(公告)日：2009-04-29
申请号：CN200710166839.2
申请日：2007-10-22
Applicant: 国际商业机器公司
IPC: G06F1/32
CPC classification number: G06F13/4286 , G06F13/14 , G06F13/42 , Y02D10/14 , Y02D10/151
Abstract: 本发明提供了降低计算机系统中I/O功率的方法，降低计算机系统中I/O功率的装置，以及计算机系统。根据本发明的一个方面，提供了一种降低计算机系统中I/O功率的方法，包括以下步骤：缓存要发送到总线上的各路数据；对缓存的各路数据按照编码规则进行n位至n+m位编码，其中n和m均是大于等于1的整数，所述编码规则用于降低码型的切换频率；以及将编码的各路数据发送到所述总线上。
-
公开(公告)号：CN101191819A
公开(公告)日：2008-06-04
申请号：CN200610149473.3
申请日：2006-11-21
Applicant: 国际商业机器公司
IPC: G01R31/3185 , G01R31/317
CPC classification number: G01R31/31705 , G01R31/318519
Abstract: 本发明提供了现场可编程门阵列(FPGA)、用于调试现场可编程门阵列的系统、用于调试现场可编程门阵列的方法、FPGA配置数据产品以及配置FPGA的方法和系统。根据本发明的一个方面，提供了一种现场可编程门阵列(FPGA)，具有待测逻辑单元，并包括：探测信号选择单元，用于从所述待测逻辑单元中的多个探测点中选择至少一个探测点，并获取所述探测点处的探测信号；以及高速串行收发机，用于将所述探测信号转变为高速串行的信号并且发送到外部。
-
公开(公告)号：CN101170759A
公开(公告)日：2008-04-30
申请号：CN200610137161.0
申请日：2006-10-24
Applicant: 国际商业机器公司
CPC classification number: H04B7/0689 , H04B1/0064 , H04B1/406 , H04B7/0871
Abstract: 本发明提供一种多模通信终端，包括至少第一单独的信道模块和第二单独的信道模块，该多模通信终端可被配置为利用第一信道模块和/或利用第二信道模块进行通信，其中信道模块分别按照不同的通信协议进行通信，多模通信终端还包括：信道切换层装置，至少用于对至少第一信道模块和/或第二信道模块进行切换，使得多模通信终端能够同时至少利用第一信道模块和第二信道模块支持多入多出工作模式。还提供在多模通信终端中支持多入多出工作模式的方法。本发明能够利用较少数目的通信模块来实现支持包括多入多出工作模式的多种工作模式的无线移动多模通信终端，并且与现有方案相比显著地缩小了终端所需尺寸。
-
公开(公告)号：CN1567994A
公开(公告)日：2005-01-19
申请号：CN03145376.7
申请日：2003-07-08
Applicant: 国际商业机器公司
Abstract: 本发明涉及将来自不同的信号源的节目进行结合的节目接合方法和设备，节目发送、接收方法、设备和系统。根据本发明，确定将要与第一节目接合的第二节目在第一节目中的接合开始位置，接合开始位置紧邻构成第一节目的一个单节目传输流分组的后面，其中该单节目传输流分组包含构成第一节目的一个视频画面帧的最后一部分基本流信息；在接合开始位置将第二节目与第一节目接合。在接收端，仅需对该接合开始位置进行检测，将第一节目的视频画面帧静止来播放第二节目，并在第二节目播放完毕后接着播放第一节目。本发明在进行节目接合和发送的时候不需要考虑视频帧之间的依赖性，不需考虑接合的节目的时基不一致的问题，能够向客户呈现高品质的接合节目。
-
公开(公告)号：CN101996082B
公开(公告)日：2014-06-11
申请号：CN200910168620.5
申请日：2009-08-28
Applicant: 国际商业机器公司
IPC: G06F9/445
CPC classification number: G06F9/445 , G06F9/3881 , G06F2212/251 , G06F2212/253
Abstract: 本发明公开了一种协处理器系统以及在协处理器系统的本地存储器上加载应用程序的方法，其中，本地存储器包含加载区和非加载区，加载区中存储着加载器和应用程序的待加载可执行映象的描述数据，加载器包含可重定位代码，该方法包含：将可重定位代码和描述数据从加载区复制到非加载区；被复制到非加载区的可重定位代码根据描述数据加载所述待加载可执行映象。采用本发明系统和方法，可以在不占用额外存储空间的情况下，提高协处理器系统应用程序开发的灵活性。
-
Patent Agency Ranking
-
公开(公告)号：CN101191819B
公开(公告)日：2012-05-23
申请号：CN200610149473.3
申请日：2006-11-21
Applicant: 国际商业机器公司
IPC: G01R31/3185 , G01R31/317
CPC classification number: G01R31/31705 , G01R31/318519
Abstract: 本发明提供了现场可编程门阵列(FPGA)、用于调试现场可编程门阵列的系统、用于调试现场可编程门阵列的方法、FPGA配置数据产品以及配置FPGA的方法和系统。根据本发明的一个方面，提供了一种现场可编程门阵列(FPGA)，具有待测逻辑单元，并包括：探测信号选择单元，用于从所述待测逻辑单元中的多个探测点中选择至少一个探测点，并获取所述探测点处的探测信号；以及高速串行收发机，用于将所述探测信号转变为高速串行的信号并且发送到外部。
-
-
公开(公告)号：CN101621686A
公开(公告)日：2010-01-06
申请号：CN200810131789.9
申请日：2008-06-30
Applicant: 国际商业机器公司
CPC classification number: H04N19/423 , H04N19/146 , H04N19/159 , H04N19/174 , H04N19/176 , H04N19/44 , H04N19/70
Abstract: 本发明提供了用于解析多层次数据流的方法、系统和装置。根据本发明的技术方案，调度器分配并初始化预解析器和深度解析器，分配并初始化共享存储区；预解析器将多层次数据流中的数据帧预解析为数据片，并将预解析结果放入所述共享存储区；深度解析器，从共享存储区中逐个取走所述数据片，并将该数据片深度解析为数据宏块。这样就不会出现后帧已经解析完成而前帧尚未解析完成的情况。同时，在存储量和数据传输的复杂度方面也得到了优化。此外解析器的数目可以变化，从而可以在保证解析速度的前提下提高解析器的利用效率。
-
公开(公告)号：CN101335883A
公开(公告)日：2008-12-31
申请号：CN200710126858.2
申请日：2007-06-29
Applicant: 国际商业机器公司
CPC classification number: H04N7/17354 , H04N21/2221 , H04N21/23106 , H04N21/4384
Abstract: 本发明提出了一种新颖的在数字视频广播系统中改善在变换频道时的用户体验的方法和装置。本发明通过基于服务器的高速缓存机制，将所有的频道都高速缓存到视频显示终端附近的一个高速缓存服务器中。使得任何频道的当前GOP的开始部分都可以从高速缓存服务器中取出，这在很大程度上减小了频道切换延迟，改善了用户体验。
-
-
-
-
-
-
-
-
-
Search Results
47
records
(took 0.018 seconds)
