-
公开(公告)号：CN218867103U
公开(公告)日：2023-04-14
申请号：CN202222701141.9
申请日：2022-10-13
Applicant: 华东科技股份有限公司
IPC: H01L23/498 , H01L23/15 , H01L23/31
Abstract: 本实用新型提供一种芯片封装结构，其中一玻璃纤维基板是利用FR‑4等级的玻璃纤维所构成；其中至少一基板焊垫是一由至少一第一电路层上往上依序包括一镍层、一钯层及一金层所堆叠形成且具有一定厚度的金属堆叠结构体，或是一由至少一第一电路层上往上依序包括一镍层及一金层所堆叠形成且具有一定厚度的金属堆叠结构体，且各该基板焊垫的总体厚度为3.15～5.4微米(μm)；其中该玻璃纤维基板与各该基板焊垫能承受来自进行打线接合作业所产生的正压力，借此使至少一焊点能确实完整地形成在各该基板焊垫上以助于增加产品市场竞争力并降低制造端成本。
-
公开(公告)号：CN218783033U
公开(公告)日：2023-03-31
申请号：CN202222517779.7
申请日：2022-09-22
Applicant: 华东科技股份有限公司
IPC: H01L23/488 , H01L23/552 , H01L23/498
Abstract: 本实用新型公开一种晶垫具保护层的芯片封装结构，其中至少一保护层是覆盖地设于至少一晶垫的一周边区上供用以缩小各晶垫对外露出的面积，并屏蔽地保护各晶垫的该周边区，其中各保护层未覆盖到各晶垫的一焊接区，以使各晶垫的该焊接区对外露出；其中在一跨线状态中，任一跨设在任一该晶垫与其所对应的一载板的一连接垫之间的一焊线不会跨设于其他各晶垫上的该焊接区所界定的一第二上方空间之中，以此任一跨设在任一该晶垫与其所对应的该连接垫之间的该焊线更能被其他各晶垫上的该周边区上的各保护层所隔绝，有利于增加产品的市场竞争力。
-
公开(公告)号：CN218333760U
公开(公告)日：2023-01-17
申请号：CN202221529252.X
申请日：2022-06-17
Applicant: 华东科技股份有限公司
Abstract: 本实用新型公开一种芯片封装结构，其中一绝缘保护层对应地设于一晶种层(seed layer)的一表面上的环周缘位置；其中该绝缘保护层是以多个该绝缘保护层设在一晶圆上的多个矩形芯片的该晶种层上并对应多个分割道的位置，再随着各分割道一同被分割，以使该绝缘保护层形成在该芯片封装结构上，而非如现有的芯片封装领域对厚金属层进行分割，有效地解决因厚金属层本身的金属材质与厚度而不容易分割，增加了制造端的成本的问题，以利于制造端节省成本。
-
公开(公告)号：CN219873489U
公开(公告)日：2023-10-20
申请号：CN202320187490.5
申请日：2023-02-09
Applicant: 华东科技股份有限公司
Abstract: 本实用新型公开一种具外护层的芯片封装单元，该芯片封装单元包含一矩形芯片及至少一外护层，该矩形芯片具有一表面及四个侧边，各外护层是设于该矩形芯片的该表面上并具有四个侧边；该芯片封装单元是由一晶圆并根据其上所设的多条切割道经一切割作业而分别切割形成的，其中该晶圆的一表面上成型设有各外护层且完全覆盖各切割道；且各外护层的各侧边能与该矩形芯片的各侧边保持齐平，以避免该矩形芯片的各侧边在切割作业中因产生崩裂或龟裂而受损。
-
公开(公告)号：CN219017640U
公开(公告)日：2023-05-12
申请号：CN202221835814.3
申请日：2022-07-15
Applicant: 华东科技股份有限公司
IPC: H01L23/485 , H01L23/498 , H01L21/48 , H01L21/50 , H01L21/56 , H01L21/60 , H01L21/782 , H01L23/31
Abstract: 本实用新型公开一种芯片封装单元及由其所堆叠形成的封装结构，其中该芯片封装单元是由一晶圆上进行一切割作业所分别切割形成，各芯片封装单元具有一芯片、一第一重布线层(RDL，Redistribution Layer)及一第二重布线层(RDL，Redistribution Layer)及至少一第一电路层，各第一电路层电性连接地设于各第一导接线路与各第二导接线路之间，且位于该芯片的至少一第一侧边、该第一重布线层的至少一第二侧边及该第二重布线层的至少一第三侧边上；其中该芯片得通过各第一导接线路或各第二导接线路向外电性连接，达成制程简化及节省能源，以利于制造端降低成本。
-
Patent Agency Ranking
公开(公告)号：CN218602428U
公开(公告)日：2023-03-10
申请号：CN202222095938.9
申请日：2022-08-10
Applicant: 华东科技股份有限公司
IPC: H01L23/552 , H01L21/48 , H01L23/31 , H01L23/48
Abstract: 本实用新型公开一种芯片封装结构，其中该芯片封装结构包含一基板、至少一第一电路层、至少一第二电路层、至少一芯片、一第一绝缘层及至少一电磁干扰屏蔽层；其中各电磁干扰屏蔽层是由金属材料所构成，各电磁干扰屏蔽层是全面覆盖地设在该第一绝缘层的一第一表面上供用以防止各第一电路层、各第二电路层及各芯片受到电磁干扰，有效地解决环境中的电磁波会对现有的芯片产品产生电磁干扰而影响到产品内部的芯片或内部线路的问题，有助于增加于产品的市场竞争力，并使产品的应用符合5G技术或未来6G技术的趋势需求。
-
公开(公告)号：CN218570561U
公开(公告)日：2023-03-03
申请号：CN202221973216.2
申请日：2022-07-28
Applicant: 华东科技股份有限公司
Abstract: 本实用新型公开一种芯片封装单元及由其所堆叠形成的封装结构，其中该芯片封装单元中的一软质电路板的至少一第一连接垫、至少一第二连接垫与至少一第三连接垫彼此之间能通过该软质电路板的电路而互相电性连接，其中一芯片的一正面上所设的至少一晶垫是先与该软质电路板的该至少一第一连接垫电性连接，再通过该软质电路板的该至少一第二连接垫或该至少一第三连接垫以进一步与外部电性连接，实现了该芯片封装单元中的该芯片得通过该表面或该背面来对外电性连接的功效，达成后续制程简化及节省能源，以利于制造端降低成本，且能减少该封装结构的体积。
-
公开(公告)号：CN218333791U
公开(公告)日：2023-01-17
申请号：CN202221579281.7
申请日：2022-06-22
Applicant: 华东科技股份有限公司
IPC: H01L23/498 , H01L25/065 , H01L25/18
Abstract: 本实用新型公开一种多层堆叠式芯片封装，其中由一第一基板、一第一电路层、一第一芯片及一第一绝缘层构成一下层芯片封装；其中由一第二基板、一第二电路层、一第二芯片及一第二绝缘层构成一上层芯片封装；其中该上层芯片封装堆叠地位于该下层芯片封装的上方，以此堆叠模式以形成该多层堆叠式芯片封装，以使该多层堆叠式芯片封装的至少两个芯片之间能通过其中一该芯片能对其他该芯片进行指令操作，或通过每一该芯片之间的运算功能叠加而能加乘增加总体运算的效能，有效地解决制造端增加成本的问题，以利于芯片封装产品面积能缩小化且降低制造端成本。
-
公开(公告)号：CN218333783U
公开(公告)日：2023-01-17
申请号：CN202221530115.8
申请日：2022-06-17
Applicant: 华东科技股份有限公司
IPC: H01L23/488 , H01L23/31 , H01L21/60
Abstract: 本实用新型公开一种芯片封装结构，该芯片封装结构包含一芯片、至少一第一介电层、至少一第二介电层、至少一导接线路及至少一第三介电层，其中每一该导接线路是利用高剂量银膏或高剂量铜膏填满在各第一介电层的至少一第一凹槽及各第二介电层的至少一第二凹槽内所构成，使该芯片的至少一晶垫能与各导接线路电性连接，以提升各导接线路的导电效率，此外，更可通过至少一晶垫用凸块形成在各第一凹槽内并对应位于各晶垫的表面上与各晶垫电性连接以保护各晶垫而增加产品良率，以解决现有产品可信赖度下降的问题，有利于增加产品的市场竞争力。
-
公开(公告)号：CN218333781U
公开(公告)日：2023-01-17
申请号：CN202221530033.3
申请日：2022-06-17
Applicant: 华东科技股份有限公司
IPC: H01L23/482 , H01L23/49 , H01L21/60
Abstract: 本实用新型公开一种增进打线接合承受力的芯片封装结构，其中该芯片封装结构的至少一导接线路为具有一厚度的结构体，每一该导接线路的厚度设定为4.5～20微米，以此增进各导接线路的结构强度以承受来自打线接合作业或形成一第一焊点时所产生的正压力，使一芯片的至少一内部线路不会因该正压力而受到破坏，而使各内部线路能容许通过或安排在该第一焊点的下方，有效地解决制造端需重新安排芯片的内部线路的设计而导致制造端成本增加的问题，有利于降低制造端的成本。
-
-
-
-
-
-
-
-
-
Search Results
46
records
(took 0.034 seconds)
