-
公开(公告)号：CN107071342A
公开(公告)日：2017-08-18
申请号：CN201611148500.5
申请日：2016-12-13
Applicant: 中国科学院计算技术研究所 , 北京中科睿芯科技有限公司
Abstract: 本发明提出一种异常事件自动推送及基于历史操作的监控方法及系统，涉及监控室内视频墙智能显示领域，该方法包括获取多路视频流，对所述多路视频流进行编解码操作，生成与每路所述视频流相对应的图像帧，通过识别算法对所述图像帧进行异常事件识别，获取与具有异常事件的图像帧相对应的某路视频流，显示所述某路视频流，并进行报警，其中按照设定的瞬时异常事件/长时间异常事件的区别时间阈值对异常事件进行异常类型的区分；以时间为坐标，记录用户对所述监控视频墙的历史操作，根据所述历史操作，播放所述历史操作中被操作频率大于等于一阈值的一路视频流。
-
公开(公告)号：CN106445472A
公开(公告)日：2017-02-22
申请号：CN201610676302.X
申请日：2016-08-16
Applicant: 中国科学院计算技术研究所 , 北京中科睿芯科技有限公司
IPC: G06F9/38
CPC classification number: G06F9/3818
Abstract: 本发明提出一种字符操作加速方法、装置、芯片、处理器，涉及计算机体系结构设计领域，该方法包括获取字符操作指令在流水线中的地址，根据所述地址译码获取双地址，并对所述双地址进行计算，将包括所述双地址的字符操作请求消息存储在字符操作访存请求队列中；根据所述字符操作请求消息对缓存进行命中检查，当所述双地址均命中时，获取所述双地址在所述缓存中相对应的两个数据，若未命中，则向所述缓存发送读请求；对所述两个数据进行并发处理，并将处理结果返回到通用寄存器。利用本发明，实现了对字符操作的加速，使得含有大量字符操作的算法和应用获得了高运行效率。
-
公开(公告)号：CN106339350A
公开(公告)日：2017-01-18
申请号：CN201610711933.0
申请日：2016-08-23
Applicant: 中国科学院计算技术研究所 , 北京中科睿芯科技有限公司
IPC: G06F15/173
CPC classification number: G06F15/17356 , G06F15/17306
Abstract: 本发明适用于计算机技术领域，提供了一种众核处理器片上访存距离优化的方法及其装置，所述方法包括如下步骤：步骤1，当存储控制器在所述众核处理器片上n*n拓扑结构的边上时，查找所述n*n拓扑结构中离所述存储控制器距离最近的顶点；步骤2，判断(n-1)能否被3整除，若能，则增加一条连线连接所述顶点及其所在对角线((0，0)，(n-1,n-1))2/3的第一节点；若不能，则判断连接对应( , )的第一节点或( , )的第一节点的收益，并根据所述收益选择其中一个第一节点连接所述顶点；步骤3，将所述存储控制器与所述顶点连接。借此，本发明实现了有效减少节点和访存控制器之间的距离，从而减低众核处理器片片上网络的访存延迟。
-
公开(公告)号：CN100524208C
公开(公告)日：2009-08-05
申请号：CN200610150338.0
申请日：2006-10-26
Applicant: 中国科学院计算技术研究所
IPC: G06F9/38
Abstract: 根据本发明，提出了一种在具有超标量流水线结构的处理器中对状态寄存器进行重命名的方法，其中所述状态寄存器是由从标志寄存器的所有标志位中选择的多个标志位组成的寄存器，所述方法包括以下步骤：在对指令译码后的微码到达所述处理器的寄存器重命名模块时，确定所述微码是否要读状态寄存器；如果确定所述微码要读状态寄存器，则为所述状态寄存器分配最近映射到的物理寄存器；否则，则不为所述状态寄存器分配物理寄存器；确定所述微码是否要写状态寄存器；如果确定所述微码要写状态寄存器，则为所述状态寄存器分配新的状态为空的物理寄存器；否则，则不为所述状态寄存器分配物理寄存器。
-
公开(公告)号：CN119988246A
公开(公告)日：2025-05-13
申请号：CN202510069404.4
申请日：2025-01-16
Applicant: 中国科学院计算技术研究所
IPC: G06F12/02 , G06F12/0879 , G06F12/0888 , G06F16/901 , G06F16/903 , G06N3/063 , G06N3/042
Abstract: 本发明提出一种硬件筛选器、图神经网络加速器及其片外访存筛选方法，该方法包含：接收来自图神经网络加速器内部的稀疏访存请求，并按照DRAM访问的最小单位burst对该稀疏访存请求分组为若干burst请求；对输入的所述若干burst请求执行至少一轮筛选，识别每一轮中待保留的所述burst请求与待筛除的所述burst请求；由内存控制器接收所述最终一轮的待保留的所述burst请求返回正确访存结果；接收所有轮的待筛除的所述burst请求生成虚假零值结果；获取该正确访存结果以及该虚假零值结果生成稀疏访存结果反馈至图神经网络加速器。该方法在不影响模型精度的前提下，降低了访存量，实现访存的局部性改善和系统的性能提升。
-
Patent Agency Ranking
公开(公告)号：CN119356738A
公开(公告)日：2025-01-24
申请号：CN202411452516.X
申请日：2024-10-17
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提供了一种基于混合积的任务处理方法及计算装置，该方法包括：获取计算任务所需的第一矩阵A、第二矩阵B和第三矩阵C，计算任务是求AB+C的结果矩阵D的矩阵乘加运算；获取硬件规模t；根据硬件规模和预设的划分规则，将A、B和C分别划分为适于处理阵列处理的四级子矩阵，包括第一、第二、第三和第四级子矩阵；利用处理阵列根据划分出的子矩阵进行混合积运算以完成任务，其中，混合积运算过程中，在第四级子矩阵的维度上采用哈达玛积的形式进行计算，在第三级子矩阵的维度上采用矩阵的外积的形式进行计算，在第二级子矩阵的维度上采用矩阵的外积的形式进行计算，在第一级子矩阵的维度上采用内积的形式进行计算。
-
公开(公告)号：CN119226225A
公开(公告)日：2024-12-31
申请号：CN202411288815.4
申请日：2024-09-14
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提供了一种数据流可重构架构中单元失效的自感知方法，所述数据流可重构架构是指能按照任务的数据流对处理单元进行组织和管理的CGRA架构，所述数据流可重构架构包括自感知控制器和多个处理单元，每个处理单元包括计算部件、路由部件和存储部件，路由部件包括控制路由和数据路由，每个部件均设有感知模块，所述方法包括：由所述自感知控制器向处理单元发出检测请求；由处理单元中的各个感知模块根据检测请求分别检测计算部件、存储部件、控制路由和数据路由是否正常，得到检测结果；由自感知控制模块收集各个处理单元反馈的检测结果。
-
公开(公告)号：CN119166218A
公开(公告)日：2024-12-20
申请号：CN202411190236.6
申请日：2024-08-28
Applicant: 中国科学院计算技术研究所
Abstract: 本发明实施例提供一种基于RISC‑V扩展指令的矩阵及向量运算装置，所述装置包括相互连接的协处理器与主处理器，主处理器中配置有RISC‑V指令集和协处理器扩展指令集，RISC‑V指令集包括与向量运算任务相关的向量扩展指令集，协处理器扩展指令集包括与矩阵运算任务相关的矩阵处理指令集，主处理器被配置为：在执行计算任务时，将与矩阵运算任务相关的矩阵处理指令集或将与向量运算任务相关的向量扩展指令集发送给协处理器，以与协处理器并行执行计算任务；协处理器被配置为：根据所述矩阵扩展指令集执行主处理器卸载下的矩阵运算任务，得到矩阵运算任务的执行结果；或者根据所述向量扩展指令集执行主处理器卸载下的向量运算任务，得到向量运算任务的执行结果。
-
公开(公告)号：CN119065832A
公开(公告)日：2024-12-03
申请号：CN202411019358.9
申请日：2024-07-29
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提供了一种面向数据流众核处理器的任务运行时调度方法及装置，该方法包括在运行时环境中执行以下操作：根据PE阵列的剩余资源、片上存储空间剩余资源和各任务的属性信息，从任务发射队列中标记资源适配的任务以构建任务组；对任务组中的任务进行预处理，得到经预处理的任务组，将经预处理的任务组映射到PE阵列上执行，其中，所述预处理包括：识别任务组中具有数据依赖的两个任务构成的关联对，修改关联对中前驱任务和后继任务所对应的微指令代码，以使处理该前驱任务的PE核将结果数据直接传输至处理该后继任务的PE核。
-
公开(公告)号：CN118866899A
公开(公告)日：2024-10-29
申请号：CN202411038738.7
申请日：2024-07-31
Applicant: 中国科学院计算技术研究所
IPC: H01L27/02 , G06F15/173 , G06F15/78 , G06F13/40 , G06N3/063
Abstract: 本发明提出一种基于共性I/O模组的芯粒集成方法，包括：设置功能模组，该功能模组包括功能I/O接口；设置I/O模组，该I/O模组包括内部I/O接口和外部标准I/O接口；将该功能I/O接口与该内部I/O接口电性连接；将该功能模组与该I/O模组设置于标准模组空间，封装为芯粒，并以该外部标准I/O接口为该芯粒的对外I/O接口。本发明还提出一种采用基于共性I/O模组的芯粒集成方法进行芯粒集成的芯粒。
-
-
-
-
-
-
-
-
-
Search Results
184
records
(took 0.084 seconds)
