-
公开(公告)号：CN115463006A
公开(公告)日：2022-12-13
申请号：CN202211220003.7
申请日：2022-10-08
Applicant: 东南大学
IPC: A61H1/02
Abstract: 本发明公开了一种基于混合驱动器的柔性康复手套，包括五个混合驱动器及驱动器的控制箱；所述混合驱动器包括混合驱动器包括驱动器末端安装座、柔性驱动器、TPFE水管、柔性驱动器前段安装座、柔性驱动器气管、气管连接座二、SMA弹簧驱动器、气管连接座一、降温水管，控制箱内部设有气泵、过滤器、水泵及水箱、比例阀、控制电路板，过滤器分别连接气泵和电气比例阀，控制箱外部包括驱动器控制箱体、控制箱盖子、总开关、按钮、电压显示器。该柔性康复手套结合了柔性驱动器输出力矩大和SMA力质比高的特点，解决传统的柔性驱动器只能单向运动的特点，带动患者的手指进行双向运动，为患者提供双向的足够工作力矩和工作空间。
-
公开(公告)号：CN106155979B
公开(公告)日：2019-03-19
申请号：CN201610334543.6
申请日：2016-05-19
Applicant: 东南大学—无锡集成电路技术研究所
IPC: G06F15/78
Abstract: 本发明公开了一种基于粗粒度可重构架构的DES算法密钥扩展系统及扩展方法，包括系统总线、可重构处理器和微处理器；所述可重构处理器包括配置单元、输入先进先出寄存器组、输出先进先出寄存器组、通用寄存器堆、M个可重构阵列块、查找表，本发明针对DES算法密钥扩展，通过将多轮迭代在可重构处理器中并行移位替换的方式进行优化和加速。
-
公开(公告)号：CN105790808B
公开(公告)日：2018-08-28
申请号：CN201610099729.8
申请日：2016-02-23
Applicant: 东南大学—无锡集成电路技术研究所
IPC: H04B7/0413 , H04L1/00 , H04L25/02
Abstract: 本发明提供一种面向MIMO检测的可重构阵列架构，应用于可重构处理器系统中。可重构阵列架构包含通用可重构阵列、特殊可重构阵列及共享存储体。相较于传统的可重构阵列计算架构，本文的架构可以实现多种矩阵运算及多种K值下的完整K‑best算法，通过组合异构的可重构阵列，通过灵活的共享存储方式，完成高效的MIMO检测计算。
-
公开(公告)号：CN105975251A
公开(公告)日：2016-09-28
申请号：CN201610334436.3
申请日：2016-05-19
Applicant: 东南大学—无锡集成电路技术研究所
IPC: G06F9/315
CPC classification number: G06F9/30134
Abstract: 本发明公开了一种基于粗粒度可重构架构的DES算法轮迭代系统及迭代方法，包括系统总线、可重构处理器和微处理器；所述可重构处理器包括配置单元、输入先进先出寄存器组、输出先进先出寄存器组、通用寄存器堆、M个可重构阵列块、查找表，本发明利用可重构技术的并行性处理、运算模块独立可配置等优点，在支持一定的灵活性的同时，通过提高对DES算法的并行度以及优化流水线等方法实现了DES算法的高效运算。
-
公开(公告)号：CN105843774A
公开(公告)日：2016-08-10
申请号：CN201610170062.6
申请日：2016-03-23
Applicant: 东南大学—无锡集成电路技术研究所
CPC classification number: G06F15/7878 , G06F15/8023
Abstract: 本发明公开了一种动态多模式可配的可重构计算单元结构，应用于可重构处理器系统中。可重构处理器系统主要包括三部分：数据模块、配置模块和可重构阵列。该可重构处理器包含四个可重构阵列，每个可重构计算阵列包含48个同构计算单元。每个计算单元之间的路由结构根据配置信息实现，实现同一可重构阵列中加、减、乘、除并行执行；相较于传统的可重构计算单元结构，该结构通过精细化配置，可以高效地实现加、减、乘、除四种运算；面向不同算子，可将阵列中计算单元进行组合，从而高效地实现多种不同算法，提高了可重构处理器系统的吞吐率、灵活性和计算效率。
-
Patent Agency Ranking
公开(公告)号：CN105653474A
公开(公告)日：2016-06-08
申请号：CN201511017968.6
申请日：2015-12-29
Applicant: 东南大学—无锡集成电路技术研究所
IPC: G06F12/0877 , G06F12/0897
CPC classification number: G06F12/0877 , G06F12/0897
Abstract: 本发明公开了一种面向粗粒度动态可重构处理器的配置缓存控制器，由配置缓存控制逻辑、配置缓存分级表、配置缓存存储器、配置缓存查找表、配置缓存接口、配置缓存解析器和配置缓存控制逻辑组成；上述各组成部分协同工作，实现对配置单元的预取与更新，利用本发明可有效减少可重构阵列读取配置信息所需的时间，提升粗粒度动态可重构系统的性能。
-
公开(公告)号：CN105634567A
公开(公告)日：2016-06-01
申请号：CN201510971354.5
申请日：2015-12-21
Applicant: 东南大学—无锡集成电路技术研究所
CPC classification number: H04B7/0413 , G06F15/7867
Abstract: 本发明公开了一种面向MIMO检测系统的可重构计算单元微结构及配置机制，相比于传统的计算单元微结构具有更高效的流水结构和更灵活的配置机制。整个计算单元微结构由多级流水级构成，每级流水级中的每个基本操作单元都有对应的配置位。通过精细化的配置控制每级流水级，实现多种不同的运算功能，既提高了系统吞吐率又具有很强的灵活性。
-
公开(公告)号：CN119556884A
公开(公告)日：2025-03-04
申请号：CN202411687038.0
申请日：2024-11-25
Applicant: 东南大学
Abstract: 本发明公开了一种并发常几何的数论变换结构，使用了两个多项式存储块存储多项式，分别为左存储块MembL和右存储块MembR，两者均由四个1024×24的单端口SRAM组成，其中n为大于等于16的整数倍；进而通过四个多路选择器实现两个蝶形运算单元的并行计算，并控制BFU输入和输出数据的位置变换。为了兼容多个算法，需要额外的数论变换常数存储器存储预先计算好的旋转因子，以提供所需的旋转因子访问带宽。本发明利用了多项式存储块间的数据独立性，设计了2并发BFU的模算术单元，在面积增加有限的情况下，实现1倍以上的多项式乘法性能的提升。
-
-
公开(公告)号：CN116011039A
公开(公告)日：2023-04-25
申请号：CN202211722753.4
申请日：2022-12-30
Applicant: 东南大学
Abstract: 本发明公开了一种面向可重构密码芯片的密码算法调试数据分级分组压缩方法。在对可重构密码芯片的调试工作中，调试数据分为可重构密码算法配置信息和运算中间数据。通过对调试数据进行分级分组处理，将每一级模块的调试数据划分为1个或多个分组，之后对调试数据进行填充或拼接处理，然后采用Huffman编码方式对可重构调试数据进行压缩处理。采用调试数据分级分组压缩方法之后，可以在降低调试数据存储资源的同时，有效增加调试数据的传输性能。
-
-
-
-
-
-
-
-
-
Search Results
52
records
(took 0.024 seconds)
