公开(公告)号：CN101879498B

公开(公告)日：2015-01-07

申请号：CN201010175660.5

申请日：2010-05-05

Applicant: 三星电子株式会社

Inventor： 赵暎泰 ,  权信 ,  金基贤 ,  徐正祐 ,  金东民 ,  金桢吉

IPC: B05C9/12 ,  B05D3/06

CPC classification number: B65H23/038 ,  B05C5/0241 ,  B05D1/40 ,  B05D3/067 ,  B65H2301/5114 ,  B65H2301/5126 ,  B65H2404/15212

Abstract: 本发明公开了一种卷对卷式图案化装置和具有该卷对卷式图案化装置的图案化系统，所述卷对卷式图案化装置包括用于对齐薄膜构件的对齐辊。随着对齐辊对齐进入图案辊和压辊之间的薄膜构件，薄膜构件可运动至准确的位置，这样能够制造具有准确图案的薄膜构件。

公开(公告)号：CN109753311B

公开(公告)日：2023-10-31

申请号：CN201811091297.1

申请日：2018-09-18

Applicant: 三星电子株式会社

Inventor： 金东民 ,  朴正雨 ,  郑郁翰 ,  崔镇焕

IPC: G06F9/38

Abstract: 提供了一种半导体设备和半导体系统。半导体设备可以包括：命令优先级策略管理器电路，其针对指向设备的命令产生包括命令优先级服从策略的命令优先级策略信息。主机接口电路，其可以耦接到该命令优先级策略管理器电路，以从该命令优先级策略管理器电路接收命令优先级策略信息，其中该主机接口电路能够操作以经由电接口向设备发送该命令优先级策略信息。

公开(公告)号：CN115035927A

公开(公告)日：2022-09-09

申请号：CN202111461585.3

申请日：2021-12-02

Applicant: 三星电子株式会社

Inventor： 金世美 ,  郑郁翰 ,  金东民 ,  朴正雨

IPC: G11C8/08 ,  G11C7/12

Abstract: 提供了一种在主机装置和存储装置之间同步时间的方法和执行该方法的系统。该方法包括：由存储装置标识时间同步间隔；从存储装置向主机装置通知时间同步间隔；在时间同步间隔期间从主机装置向存储装置提供主机时间信息；以及由存储装置使存储装置的时间信息与主机时间信息同步。

公开(公告)号：CN112306906A

公开(公告)日：2021-02-02

申请号：CN202010652447.2

申请日：2020-07-08

Applicant: 三星电子株式会社

Inventor： 金东佑 ,  尹松虎 ,  朴正雨 ,  金东民 ,  李京伯

IPC: G06F12/0873 ,  G06F12/02

Abstract: 提供了一种存储设备、包括该存储设备的存储系统及其操作方法。所述存储系统包括：存储设备，所述存储设备包括用非易失性存储器实现的加速写入缓冲区和用户存储区域；以及主机，所述主机被配置为向所述存储设备传送读取请求。响应于所述读取请求，所述存储设备向所述主机传送读取数据和包括所述读取数据的属性的读取数据信息。

公开(公告)号：CN112306905A

公开(公告)日：2021-02-02

申请号：CN202010547111.X

申请日：2020-06-16

Applicant: 三星电子株式会社

Inventor： 金荣文 ,  金东民 ,  朴正雨

IPC: G06F12/0871 ,  G06F12/02

Abstract: 公开了一种存储装置及其操作方法。所述存储装置包括：非易失性存储器装置，包括第一区域、第二区域和第三区域；控制器，从主机装置接收写入命令和第一数据，在第一数据与turbo写入关联时优先将第一数据写入第一区域或第二区域中而不是写入第三区域中，并且在第一数据与正常写入关联时将第一数据写入第一区域、第二区域或第三区域中。控制器基于从主机装置接收到的策略在第一区域、第二区域和第三区域之间移动第二数据。

公开(公告)号：CN112306900A

公开(公告)日：2021-02-02

申请号：CN202010574788.2

申请日：2020-06-22

Applicant: 三星电子株式会社

Inventor： 赵显守 ,  金东民 ,  李京伯

IPC: G06F12/02 ,  G06F12/0802 ,  G06F12/0862 ,  G06F12/0895

Abstract: 提供一种存储装置和存储系统的操作方法。一种存储装置包括：非易失性存储器装置，包括第一区域、第二区域和第三区域；和控制器，从主机装置接收包括第一逻辑块地址的第一写入命令，响应于第一写入命令而接收与第一逻辑块地址对应的第一数据，并将第一数据存储在非易失性存储器装置中，当第一写入命令包括区域信息时，控制器基于区域信息将第一数据存储在第一区域或第二区域中，当第一写入命令不包括区域信息时，控制器将第一数据存储在第三区域中，第一区域和第二区域中的每个包括均存储“n”个比特的存储器单元(n为正整数)，并且第三区域包括均存储“m”个比特的存储器单元(m为大于n的正整数)。

公开(公告)号：CN112306393A

公开(公告)日：2021-02-02

申请号：CN202010697176.2

申请日：2020-07-20

Applicant: 三星电子株式会社

Inventor： 金东民 ,  尹松虎 ,  金荣文 ,  朴正雨 ,  李京伯

IPC: G06F3/06

Abstract: 公开一种存储装置。所述存储装置包括：非易失性存储器装置，包括第一区域和第二区域，第一区域包括被配置为存储n比特数据的存储器单元，第二区域包括被配置为存储m比特数据的存储器单元；以及存储器控制器，其中，n和m是自然数，并且n小于m。第一区域包括第一区和第二区，第二区域包括第三区。存储器控制器被配置为执行对第一区或第二区的turbo写入操作和对第三区的正常写入操作中的一个，并且被配置为执行对第一区或第二区的turbo读取操作和对第三区的正常读取操作中的一个。

公开(公告)号：CN110047522A

公开(公告)日：2019-07-23

申请号：CN201811607749.7

申请日：2018-12-27

Applicant: 三星电子株式会社

Inventor： 李祯培 ,  金光贤 ,  姜相圭 ,  金度均 ,  金东民 ,  安智贤

IPC: G11C5/06 ,  G11C11/406 ,  G11C11/4076 ,  G11C11/408

Abstract: 一种存储设备包括：第一易失性存储器芯片，包括存储第一数据的第一易失性存储单元阵列并且在第一带宽接收或输出第一数据；以及第二易失性存储器芯片，包括存储第二数据的第二易失性存储单元阵列并且在不同于第一带宽的第二带宽接收或输出第二数据。

公开(公告)号：CN107015920A

公开(公告)日：2017-08-04

申请号：CN201611264261.X

申请日：2016-12-30

Applicant: 三星电子株式会社

Inventor： 黄珠荣 ,  金东民 ,  朴润远 ,  尹松虎

IPC: G06F12/06

CPC classification number: G06F12/0653

Abstract: 本发明公开了存储设备以及存储设备的操作方法。该存储设备包括非易失性存储器设备和配置用于控制非易失性存储器设备的控制器，该方法包括：将映射数据从存储设备发送到主机设备，该映射数据将非易失性存储器设备的多个物理地址中的一个或多个映射到主机设备的多个逻辑地址中的一个或多个；在存储设备处从主机设备接收读请求；如果读请求包括物理地址，则基于包括的物理地址从非易失性存储器设备读取数据；如果读请求不包括物理地址，则将读请求的逻辑地址转换为第一物理地址，并且基于转换的第一物理地址从非易失性存储器设备读取数据。

公开(公告)号：CN105993164A

公开(公告)日：2016-10-05

申请号：CN201480065699.8

申请日：2014-12-02

Applicant: 三星电子株式会社

Inventor： 下川修一 ,  金东民 ,  李相玟 ,  柳贵成 ,  林承贤 ,  崔祐硕 ,  闵炳旭 ,  薄井高文

IPC: H04N5/369 ,  H04N5/232

CPC classification number: H04N5/23212 ,  H04N5/3456 ,  H04N5/3575 ,  H04N5/369 ,  H04N5/3696 ,  H04N5/378 ,  H04N2101/00

Abstract: 电子设备的固态图像传感器包括布置成矩阵形式的多个像素，所述多个像素具有多个相位差像素。所述多个相位差像素布置于在不同的多个跳过读出模式下共同读出的像素位置。