公开(公告)号：CN110890363A

公开(公告)日：2020-03-17

申请号：CN201910572864.3

申请日：2019-06-28

Applicant: 三星电子株式会社

Inventor： 姜明吉 ,  朴范琎 ,  裵金钟 ,  金洞院 ,  梁正吉

IPC: H01L27/088 ,  H01L29/10 ,  H01L29/51 ,  H01L29/78

Abstract: 一种集成电路(IC)器件可以包括：鳍型有源区，从衬底突出并沿第一水平方向延伸；第一纳米片，设置在鳍型有源区的上表面之上，其间具有第一分离空间；第二纳米片，设置在第一纳米片之上，其间具有第二分离空间；栅极线，在与第一水平方向交叉的第二水平方向上在衬底上延伸，栅极线的至少一部分设置在第二分离空间中；和底部绝缘结构，设置在第一分离空间中。

公开(公告)号：CN110875375A

公开(公告)日：2020-03-10

申请号：CN201910466683.2

申请日：2019-05-30

Applicant: 三星电子株式会社

Inventor： 卢昶佑 ,  姜明吉 ,  金昊俊 ,  裵金钟 ,  裵东一

IPC: H01L29/06 ,  H01L29/41 ,  H01L29/78

Abstract: 根据示例实施例的半导体器件包括：衬底，在彼此相交的第一方向和第二方向上延伸；纳米线，在所述衬底上并在所述第二方向上彼此间隔开；栅电极，在所述第一方向上延伸且在所述第二方向上彼此间隔开，并围绕所述纳米线以与所述纳米线竖直地叠置；外部隔墙，在所述衬底上并覆盖所述纳米线上的所述栅电极的侧壁；以及隔离层，在所述栅电极之间并在所述第一方向上延伸，其中，所述隔离层的上表面与所述栅电极的上表面齐平。

公开(公告)号：CN109860298A

公开(公告)日：2019-06-07

申请号：CN201811358045.0

申请日：2018-11-15

Applicant: 三星电子株式会社

Inventor： 梁正吉 ,  宋升珉 ,  裵金钟 ,  裵东一

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 一种半导体器件包括：沟道图案，包括顺序地堆叠在衬底上的第一半导体图案和第二半导体图案；以及栅电极，沿第一方向延伸并交叉沟道图案。栅电极包括插置在衬底与第一半导体图案之间的第一部分、以及插置在第一半导体图案与第二半导体图案之间的第二部分。第一部分在第二方向上的最大宽度大于第二部分在第二方向上的最大宽度，第二半导体图案在第二方向上的最大长度小于第一半导体图案在第二方向上的最大长度。

公开(公告)号：CN109686790A

公开(公告)日：2019-04-26

申请号：CN201810846316.0

申请日：2018-07-27

Applicant: 三星电子株式会社

Inventor： 朴雨锡 ,  宋昇珉 ,  梁正吉 ,  裵金钟 ,  裵东一

IPC: H01L29/78 ,  H01L29/417 ,  H01L27/11 ,  H01L21/336

Abstract: 一种半导体装置包括设置在衬底的第一区上的晶体管以及设置在衬底的第二区上的非有源组件，晶体管包括：源极/漏极区；多个沟道层，在分别连接源极/漏极区的同时在与衬底的上表面垂直的方向上彼此间隔开；栅极电极，环绕多个沟道层中的每一者；以及栅极绝缘体，位于栅极电极与多个沟道层之间。非有源组件包括：鳍结构，包括交替地堆叠的多个第一半导体图案与多个第二半导体图案；外延区，邻近鳍结构；非有源电极，与鳍结构相交；以及阻挡绝缘膜，位于非有源电极与鳍结构之间。本公开的半导体装置可以高速度运行，同时可考虑在操作方面具有高度准确性以及对半导体装置中所包括的晶体管的结构进行优化。

公开(公告)号：CN107134454A

公开(公告)日：2017-09-05

申请号：CN201710107234.X

申请日：2017-02-27

Applicant: 三星电子株式会社

Inventor： 李钟昊 ,  金昊俊 ,  石城大 ,  裵金钟

IPC: H01L27/088 ,  H01L29/78 ,  H01L29/06

Abstract: 根据本发明构思的示例实施方式的半导体器件可以包括：衬底；垂直于衬底的上表面延伸的源/漏区；在衬底上并且彼此分离的多个纳米片；以及在衬底上的栅电极和栅绝缘层。纳米片限定在源/漏区之间在第一方向上延伸的沟道区。栅电极围绕纳米片并且在交叉第一方向的第二方向上延伸。栅绝缘层在纳米片和栅电极之间。栅电极在第一方向上的长度可以大于纳米片中的相邻纳米片之间的间隔。

公开(公告)号：CN107039431A

公开(公告)日：2017-08-11

申请号：CN201611115120.1

申请日：2016-12-07

Applicant: 三星电子株式会社

Inventor： 梁孟松 ,  石城大 ,  裵金钟

IPC: H01L27/088 ,  H01L27/11

CPC classification number: H01L29/78696 ,  H01L21/823412 ,  H01L21/823418 ,  H01L21/823437 ,  H01L27/088 ,  H01L27/1104 ,  H01L27/1116 ,  H01L29/0673 ,  H01L29/1608 ,  H01L29/161 ,  H01L29/165 ,  H01L29/42392 ,  H01L29/66545 ,  H01L29/7848 ,  H01L29/78618 ,  H01L27/0886

Abstract: 本公开提供半导体器件以及集成电路。一种半导体器件包括：提供在基板上的第一晶体管、第二晶体管和第三晶体管，第一晶体管至第三晶体管的每个包括彼此间隔开的源漏区域、在基板上在第一方向上延伸并插置在源漏区域之间的栅结构、以及将源漏区域连接到彼此的沟道区。第二晶体管的沟道区和第三晶体管的沟道区的每个包括多个沟道部分，所述多个沟道部分在垂直于基板的上表面的第二方向上彼此间隔开并分别连接到源漏区域。第三晶体管的沟道部分在第一方向上的宽度大于第二晶体管的沟道部分在第一方向上的宽度。

公开(公告)号：CN100429725C

公开(公告)日：2008-10-29

申请号：CN200410102344.X

申请日：2004-10-22

Applicant: 三星电子株式会社

Inventor： 金基喆 ,  高光旭 ,  裵金钟 ,  金相秀 ,  林宝丽

IPC: G11C16/10 ,  H01L27/115 ,  H01L21/8247

CPC classification number: G11C16/0425

Abstract: 本发明提供了一种非易失性存储器件的编程方法，其包括非易失性存储器件的预编程和已预编程的非易失性存储器件的主编程。非易失性存储器件可包括顺序叠置在半导体衬底上的隧道介电层、电荷存储层、阻挡介电层和栅电极。电荷存储层可以是电浮置的导电层或具有陷阱点的介电层。通过在执行预编程之后执行主编程以增加非易失性存储器件的阈值电压，编程电流可以被有效地减少。

公开(公告)号：CN1542978A

公开(公告)日：2004-11-03

申请号：CN200410043024.1

申请日：2004-04-19

Applicant: 三星电子株式会社

Inventor： 金成浩 ,  李来寅 ,  高光旭 ,  裵金钟 ,  金基喆 ,  金辰熙 ,  曹寅昱 ,  金相秀

IPC: H01L27/115 ,  H01L27/112 ,  G11C16/04

CPC classification number: H01L27/11568 ,  G11C16/0416 ,  G11C16/0466 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/0207 ,  H01L27/115 ,  H01L27/11519 ,  H01L27/11521 ,  H01L27/11524 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/792

Abstract: 本发明公开了一种字节操作非易失性半导体存储装置，其能够一次擦除一个字节的已存储的数据。字节存储单元可包括多个1字节存储晶体管的存储单元陈列。该些1字节存储晶体管可以沿一个方向排列，其每一个包括形成在有源区中的结区和沟道区。字节存储单元可包括字节选择晶体管。该选择晶体管可以设置在有源区中，并且包括直接与每个该1字节存储晶体管的结相邻的结区。该字节选择晶体管可以垂直于该些1字节存储晶体管排列方向地设置在该些1字节存储晶体管的上面或下面。

公开(公告)号：CN111799255B

公开(公告)日：2024-08-30

申请号：CN202010569036.7

申请日：2018-05-22

Applicant: 三星电子株式会社

Inventor： 金成玟 ,  金洞院 ,  裵金钟

IPC: H01L27/02 ,  H01L27/088 ,  H01L29/06 ,  H01L29/78 ,  H01L21/308 ,  H01L21/8234 ,  H01L21/336

Abstract: 本发明提供一种半导体器件。所述半导体器件包括：衬底；多个鳍，包括第一鳍、第二鳍、第三鳍、第四鳍及第五鳍，所述多个鳍中的每一个在第一方向上从所述衬底突出并在与所述第一方向交叉的第二方向上彼此间隔开；以及多个沟槽，包括第一沟槽、第二沟槽、第三沟槽及第四沟槽，所述多个沟槽中的每一个形成在所述多个鳍中的相邻的鳍之间，其中所述第一沟槽的第一宽度及所述第三沟槽的第三宽度的变化小于第一变化，其中所述第二沟槽的第二宽度及所述第四沟槽的第四宽度的变化小于第二变化，且其中所述第二变化大于所述第一变化。

公开(公告)号：CN110890363B

公开(公告)日：2024-02-23

申请号：CN201910572864.3

申请日：2019-06-28

Applicant: 三星电子株式会社

Inventor： 姜明吉 ,  朴范琎 ,  裵金钟 ,  金洞院 ,  梁正吉

IPC: H01L27/088 ,  H01L29/10 ,  H01L29/51 ,  H01L29/78

Abstract: 一种集成电路(IC)器件可以包括：鳍型有源区，从衬底突出并沿第一水平方向延伸；第一纳米片，设置在鳍型有源区的上表面之上，其间具有第一分离空间；第二纳米片，设置在第一纳米片之上，其间具有第二分离空间；栅极线，在与第一水平方向交叉的第二水平方向上在衬底上延伸，栅极线的至少一部分设置在第二分离空间中；和底部绝缘结构，设置在第一分离空间中。