公开(公告)号：CN100527278C

公开(公告)日：2009-08-12

申请号：CN200510108637.3

申请日：2005-10-10

Applicant: 三星电子株式会社

Inventor： 李城秀 ,  林瀛湖 ,  赵显哲 ,  蔡东赫

IPC: G11C16/06 ,  G06F12/00

CPC classification number: G11C16/10 ,  G11C11/5628 ,  G11C11/5642 ,  G11C16/0483 ,  G11C2211/5642

Abstract: 一种存储器单元阵列包括连接到多个非易失性存储器单元的位线，其中所述非易失性存储器单元可选择性地编程为至少是第一、第二、第三和第四阈值电压状态中的一个，并且其中第一、第二、第三和第四阈值电压状态对应于由第一和第二位定义的四个不同的数据值。页面缓存器电路存储逻辑值作为主锁存数据，并且其响应主锁存信号而根据位线的电压电平选择性地翻转主锁存数据的逻辑值。副锁存电路存储逻辑值作为副锁存数据，并且其响应副锁存信号而根据位线的电压电平选择性地翻转副锁存数据的逻辑值。所述存储设备可在读出模式和编程模式中操作，其中所述页面缓存器电路选择性地响应副锁存数据，禁止在编程模式中翻转主锁存数据的逻辑值。

公开(公告)号：CN101430933A

公开(公告)日：2009-05-13

申请号：CN200810177840.X

申请日：2008-10-23

Applicant: 三星电子株式会社

Inventor： 姜东求 ,  蔡东赫 ,  李承宰

IPC: G11C16/10 ,  G11C16/12

CPC classification number: G11C16/10 ,  G11C11/5628 ,  G11C11/5642 ,  G11C16/0483 ,  G11C16/3418 ,  G11C2211/5646

Abstract: 本发明的快闪存储器件被配置用来对每单位单元中多个比特编程，其中依据被选中进行编程的比特的最在前的比特的编程是否被跳过来设置被选中比特的编程条件。结果，即使在中间比特的编程被跳过时，也可以准确地进行编程和读取操作。

公开(公告)号：CN101345086A

公开(公告)日：2009-01-14

申请号：CN200810127404.1

申请日：2008-06-30

Applicant: 三星电子株式会社

Inventor： 姜东求 ,  蔡东赫 ,  李承宰

IPC: G11C16/26 ,  G11C16/06

CPC classification number: G11C16/26 ,  G11C11/5642 ,  G11C16/3404

Abstract: 操作多电平非易失性存储器设备的方法，可以包括：存取被存储在与读取电压相关的设备中的数据；和响应于对多电平非易失性存储器设备的读取操作来修改被施加到多个多电平非易失性存储器单元的读取电压，以区分由所述单元存储的状态。还公开了相关的设备和系统。

公开(公告)号：CN101154464A

公开(公告)日：2008-04-02

申请号：CN200710004441.9

申请日：2007-01-22

Applicant: 三星电子株式会社

Inventor： 边大锡 ,  蔡东赫

IPC: G11C16/30 ,  G11C16/32

CPC classification number: G11C5/145 ,  G11C16/30

Abstract: 公开了一种半导体存储器件，所述器件包括第一泵时钟产生器，配置用于基于电源电压产生第一泵时钟信号。所述器件还包括第一电荷泵，配置用于响应于第一泵时钟信号产生第一泵输出电压。所述器件还包括第二泵时钟产生器，配置用于基于第一泵输出电压产生第二泵时钟信号。所述器件还包括第二电荷泵，配置用于响应于第二泵时钟信号产生第二泵输出电压。所述器件还包括开关单元，配置用于将第一电荷泵与第二电荷泵选择性地相连。