-
公开(公告)号：CN117295337A
公开(公告)日：2023-12-26
申请号：CN202310729156.2
申请日：2023-06-19
Applicant: 三星电子株式会社
Abstract: 提供一种半导体器件。该半导体器件包括：衬底，包括存储单元区和连接区；存储单元区中的多个栅电极，在竖直方向上彼此间隔布置，栅电极包括地选择线和多条字线；一对栅极堆叠分离绝缘层，穿过栅电极，并在在存储单元区和连接区中沿第一水平方向延伸；以及焊盘结构，包括连接区中的多个焊盘层，焊盘结构连接到栅电极中的相应的栅电极，多个焊盘层在第一水平方向上以及在第二水平方向上以阶梯形状布置，地选择线包括多个地选择线切割区，每个地选择线切割区在第二水平方向上与焊盘层的边缘间隔开。
-
公开(公告)号：CN110349962B
公开(公告)日：2023-09-05
申请号：CN201910256626.1
申请日：2019-04-01
Applicant: 三星电子株式会社
Abstract: 本发明公开一种半导体器件，该半导体器件包括在衬底上的在基本上垂直于衬底的顶表面的第一方向上的下栅电极、在第一方向上在下栅电极上的上栅电极、以及在第一方向上延伸通过下栅电极和上栅电极的沟道结构。每个沟道结构包括下沟道结构、上沟道结构以及互连下沟道结构和上沟道结构的落着焊盘。第一沟道结构包括第一落着焊盘，第一落着焊盘在第一垂直高度处具有比第一沟道结构的下沟道结构的水平宽度充分地大的水平宽度。最靠近第一沟道结构的第二沟道结构包括第二落着焊盘，该第二落着焊盘在低于第一垂直高度的第二垂直高度处具有比第二沟道结构的下沟道结构的水平宽度充分地大的水平宽度。
-
公开(公告)号：CN113299658A
公开(公告)日：2021-08-24
申请号：CN202011278731.4
申请日：2020-11-16
Applicant: 三星电子株式会社
Inventor： 白石千
IPC: H01L27/1157 , H01L27/11573 , H01L27/11582
Abstract: 提供了一种垂直存储器装置，所述垂直存储器装置包括设置在基底上并且在第一方向上彼此间隔开的第一水平栅电极，第一方向与基底的上表面基本上垂直。第一水平栅电极中的每个在第二方向上延伸，第二方向与基底的上表面基本上平行。垂直沟道在第一方向上延伸穿过第一水平栅电极。电荷存储结构设置在第一水平栅电极中的每个与垂直沟道之间。第一垂直栅电极在第一方向上延伸穿过第一水平栅电极。第一垂直栅电极与第一水平栅电极电绝缘。第一水平沟道设置在第一水平栅电极中的每个的与第一垂直栅电极相邻的部分处。
-
公开(公告)号：CN112420734B
公开(公告)日：2021-08-10
申请号：CN202011416326.4
申请日：2016-10-10
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/1157 , H01L27/11575 , H01L27/11556 , H01L27/11524
Abstract: 公开了半导体装置和非易失性存储装置。垂直NAND型存储装置包括在下面的基底上按交替的顺序布置的栅极间绝缘层和栅电极的垂直堆叠，所述基底包括在其中的单元阵列区和接触区。提供了至少一个NAND型沟道结构，所述NAND型沟道结构穿过栅极间绝缘层和栅电极的垂直堆叠垂直地延伸。栅电极中的在接触区的至少一部分上横向地延伸的一个第一栅电极的端部侧壁的垂直斜率不如在所述一个第一栅电极与基底之间延伸的多个第一栅电极的端部侧壁的垂直斜率陡峭。
-
公开(公告)号：CN112820734A
公开(公告)日：2021-05-18
申请号：CN202011283782.6
申请日：2020-11-17
Applicant: 三星电子株式会社
Inventor： 白石千
IPC: H01L27/11582 , H01L27/11573
Abstract: 本公开提供了半导体器件。一种半导体器件包括：栅电极，在第一方向上在基板上堆叠为彼此间隔开，在第二方向上延伸，并包括在第三方向上弯曲的焊盘区域；牺牲绝缘层，从栅电极延伸以与层间绝缘层交替地堆叠；分隔区域，穿透栅电极，在第二方向上延伸并彼此间隔开以彼此平行；以及贯通布线区域，与分隔区域间隔开以在彼此相邻的分隔区域之间与焊盘区域重叠，并包括穿透焊盘区域的接触插塞。贯通布线区域包括狭缝区域，并且每个狭缝区域被设置为穿透在相应焊盘区域的一侧的牺牲绝缘层。
-
Patent Agency Ranking
公开(公告)号：CN111009528A
公开(公告)日：2020-04-14
申请号：CN201910949878.2
申请日：2019-10-08
Applicant: 三星电子株式会社
IPC: H01L27/11556
Abstract: 公开了一种三维半导体存储器装置，所述三维半导体存储器装置包括：第一衬底上的外围电路结构；外围电路结构上的第二衬底；第一堆叠结构至第四堆叠结构，它们在第二衬底上在第一方向上间隔开；第一支承连接件和第二支承连接件，它们在第二堆叠结构与第三堆叠结构之间；第三支承连接件和第四支承连接件，它们在第三堆叠结构与第四堆叠结构之间；以及穿通电介质图案，其穿过第一堆叠结构和第二衬底。第一支承连接件与第二支承连接件之间的第一距离与第三支承连接件与第四支承连接件之间的第二距离不同。
-
公开(公告)号：CN110931457A
公开(公告)日：2020-03-27
申请号：CN201910396049.6
申请日：2019-05-13
Applicant: 三星电子株式会社
Inventor： 白石千
IPC: H01L23/538 , H01L27/11524 , H01L27/11556 , H01L27/1157 , H01L27/11582
Abstract: 一种半导体器件包括具有单元区域和与单元区域相邻的连接区域的衬底。下堆叠结构和上堆叠结构设置在衬底上。沟道结构设置为穿过上堆叠结构和下堆叠结构。多个下互连层中最上面的下互连层中包括的下延伸线部分和多个上互连层中最下面的上互连层中包括的上延伸线部分之间的距离小于多个下互连层中最上面的下互连层中包括的下栅电极部分与多个上互连层中最下面的上互连层中包括的上栅电极部分之间的距离。
-
公开(公告)号：CN110896080A
公开(公告)日：2020-03-20
申请号：CN201811570368.6
申请日：2018-12-17
Applicant: 三星电子株式会社
Inventor： 白石千
IPC: H01L27/11575 , H01L27/11582 , H01L27/11548 , H01L27/11556
Abstract: 本公开提供了垂直存储器件及其制造方法。一种垂直存储器件包括：具有外围电路互连的基板；堆叠在基板上的多个下字线；穿过所述多个下字线的多个垂直沟道结构；第一单元接触插塞，包括比所述多个下字线中的第一下字线的底表面低的底端并且连接到第一下字线；以及多个下绝缘层和多个第一下模图案，位于第一下字线下面并从基板起彼此交替地堆叠。
-
公开(公告)号：CN110581139A
公开(公告)日：2019-12-17
申请号：CN201910241679.6
申请日：2019-03-27
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/11573 , H01L27/11568 , H01L27/11575
Abstract: 提供了一种用于制造非易失性存储器器件的方法。该方法包括：同时形成沟道孔和第一接触孔若干次，以实现期望的高深宽比。
-
公开(公告)号：CN110379816A
公开(公告)日：2019-10-25
申请号：CN201910279765.6
申请日：2019-04-09
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L23/528 , H01L23/488
Abstract: 一种三维半导体存储器件可以包括：位于外围逻辑结构上的水平半导体层；单元电极结构，所述单元电极结构包括垂直堆叠在所述水平半导体层上的多个单元栅电极；接地选择栅电极，所述接地选择栅电极设置在所述单元电极结构与所述水平半导体层之间并且彼此水平间隔开，每个所述接地选择栅电极均包括第一焊盘和第二焊盘，在俯视图中，所述第一焊盘和所述第二焊盘通过二者之间设置的所述单元电极结构彼此间隔开；第一贯通互连结构，所述第一贯通互连结构将所述接地选择栅电极的所述第一焊盘连接到所述外围逻辑结构；以及第二贯通互连结构，所述第二贯通互连结构将所述接地选择栅电极的所述第二焊盘连接到所述外围逻辑结构。
-
-
-
-
-
-
-
-
-
Search Results
76
records
(took 0.059 seconds)
