-
公开(公告)号:CN100397815C
公开(公告)日:2008-06-25
申请号:CN200410057766.X
申请日:2000-07-06
Applicant: 三星电子株式会社
IPC: H04L12/00
Abstract: 一种在数据通信系统中匹配信道编码码元的速率的设备和方法。该速率匹配设备和方法可应用到使用非系统码(诸如卷积码或线性块码)和系统码(诸如快速码)中的一种或二种的数据通信系统。速率匹配设备包括多个速率匹配块,速率匹配块的数目等于信道编码器的编码速率的倒数。速率匹配设备通过改变包括输入码元数目、输出码元数目、和穿孔/重发模式确定参数的初始参数,能够速率匹配用非系统码编码的码元或用系统码编码的码元。
-
公开(公告)号:CN100361397C
公开(公告)日:2008-01-09
申请号:CN03801258.8
申请日:2003-08-06
Applicant: 三星电子株式会社
IPC: H03M13/45
CPC classification number: H03M13/3927 , H03M13/2957 , H03M13/296
Abstract: 公开了一种用于通信系统的turbo解码装置和方法。在接收机的存储缓冲器与turbo解码器之间安装一个高速存储缓冲器,该高速存储缓冲器以与turbo解码器相同的频率操作。所述解码装置经由所述高速存储缓冲器读取接收机的存储缓冲器中存储的数据位,延迟所读取的数据一段turbo解码器中所需的时间,并且随后将所延迟的数据位提供到turbo解码器的软进软出(SISO)解码器。接收机的存储缓冲器以turbo解码器的操作频率或时钟输出数据位。
-
-
-
公开(公告)号:CN1198399C
公开(公告)日:2005-04-20
申请号:CN99816002.4
申请日:1999-12-30
Applicant: 三星电子株式会社
IPC: H03M13/00
CPC classification number: H04L1/0069 , H03M13/03 , H04L1/0041
Abstract: 一种数字系统中的卷积编码设备和方法。依照本发明的优选实施例,一个卷积编码设备具有一个卷积编码器和一个穿孔器。该卷积编码器产生第一、第二、和第三个编码符号的子组,这些编码符号用于使用包括g0(x)=1+x2+x3+x5+x6+x7+x8、g1(x)=1+x+x3+x4+x7+x8、和g2(x)=1+x+x2+x5+x8的发生器多项式的输入位;用于输入输入位以产生用于三个连续的输入位的三个子组的一符号组;以及用于产生一符号组流。一个符号穿孔器,用于对自卷积编码器产生的每个符号组的三个子组中的一个子组的第一个符号进行穿孔。
-
公开(公告)号:CN1593016A
公开(公告)日:2005-03-09
申请号:CN01816947.3
申请日:2001-10-05
Applicant: 三星电子株式会社
IPC: H04B1/69
CPC classification number: H03M13/2957 , H03M13/09 , H04B1/707 , H04L1/0046 , H04L1/005 , H04L1/0061 , H04L1/0064
Abstract: 本发明涉及一种装置和方法,其用于检测移动通信系统的turbo解码器中的数据速率。当速率选择器从多个数据速率中选择一个数据速率时,turbo解码器使用选定的数据速率在预定重复限定次数内重复解码输入数据帧,并输出解码数据。CRC检测器对解码数据执行CRC校验,并输出CRC校验结果,解码状态测量器根据解码数据测量解码质量,并输出解码状态信息。然后,控制器将重复限定次数设定为预定最小值,根据解码状态信息控制重复限定次数,控制速率选择器,并根据CRC校验结果确定输入数据的数据速率。
-
-
-
公开(公告)号:CN1138346C
公开(公告)日:2004-02-11
申请号:CN99815196.3
申请日:1999-12-30
Applicant: 三星电子株式会社
IPC: H03M7/00
Abstract: 一种迭代解码器和迭代解码方法。在迭代解码器中,第一加法器具有用于接收信息码元的第一端口和第二端口;第一分支解码器与第一加法器相连,用于接收第一奇偶检验码元,并采用第一奇偶检验码元和第一加法器的输出信号对信息码元进行解码;第一减法器具有用于接收第一分支解码器的输出的第三端口,以及第四端口;交织器与第二加法器的输出相连,用于对从第一分支解码器接收到的解码后的信息码元进行交织;第二分支解码器接收交织器的输出和第二奇偶检验码元,并采用接收到的信号对交织器输出的信息码元进行解码;解交织器对第二分支解码器的输出进行解交织;第三加法器具有用于接收解交织器的输出的第五端口和用于接收第二加法器的反转后的输出的第六端口,第三加法器的输出端与第二端口相连,反转输出端与第四端口相连;硬判定装置将从第一分支解码器接收到的解码后的码元转换为二进制信息比特;错误检测器检验从硬判定装置接收到的二进制信息比特中的错误,并且在没有检测到错误时生成无错误信号;以及输出缓冲器对从硬判定装置接收到的二进制信息比特进行存储,并且,对应于无错误信号,输出存储的二进制信息比特。
-
公开(公告)号:CN1381115A
公开(公告)日:2002-11-20
申请号:CN01801375.9
申请日:2001-05-22
Applicant: 三星电子株式会社
IPC: H04L1/00
CPC classification number: H04L1/1845 , H04L1/005 , H04L1/0066 , H04L1/0069 , H04L1/1819
Abstract: 公开了一种在HARQ发送系统的发送器中,向接收器发送信息位序列和奇偶校验位序列的设备。涡式编码器接收L个输入信息位的序列,和生成L个信息位序列和有关信息位的L个奇偶校验位的M个序列,其中M依发送编码率而定。冗余码选择器在初始发送期间把信息位序列包括在初始数据块中,和每当从接收器接收到重新发送请求时,把奇偶校验位的每个序列提供的奇偶校验位当中的未发送奇偶校验位均匀地包括在重新发送数据块中。
-
-
-
-
-
-
-
-
-