在外部工具中的高速调试延迟补偿

    公开(公告)号:CN114428470A

    公开(公告)日:2022-05-03

    申请号:CN202111265209.7

    申请日:2021-10-28

    Abstract: 本公开的实施例涉及在外部工具中的高速调试延迟补偿。一种测试工具,包括时钟生成电路,生成测试时钟以及经由测试时钟输出焊盘输出测试时钟;数据处理电路装置,由测试时钟计时;以及数据输出电路装置,接收从数据处理电路装置输出的数据以及经由输入/输出(IO)焊盘输出数据,数据输出电路装置由测试时钟计时。测试工具也包括可编程延迟电路,生成测试时钟的延迟版本;以及数据输入电路装置,接收经由IO焊盘输入的数据,数据输入电路由测试时钟的延迟版本计时。测试时钟的延迟版本被延迟,以补偿在经由测试时钟输出焊盘向外部计算机传输测试时钟的脉冲与经由IO焊盘接收从外部计算机输入的数据之间的延迟。

    通信方法及对应的系统和设备

    公开(公告)号:CN110365564B

    公开(公告)日:2022-04-12

    申请号:CN201910221331.0

    申请日:2019-03-22

    Abstract: 本公开的实施例涉及通信方法及对应的系统和设备。一种设备包括主设备、从设备集和总线。主设备被配置成传送第一消息和第二消息,第一消息携带操作数据消息部分集,该操作数据消息部分集指示用于由从设备集中的从设备实施的操作,第二消息被寻址到从设备集中的从设备。第二消息传达标识第二消息被寻址所至的从设备中的相应的从设备的标识符,请求在相应的预期反应间隔内对主设备做出相应的反应。从设备被配置成:接收从主设备传送的第一消息,读取操作数据消息部分集中的相应的操作数据消息部分,根据所读取的相应的操作数据消息部分来实施相应的操作,以及接收从主设备传送的第二消息。

    电路、对应系统、车辆和操作方法

    公开(公告)号:CN113760027A

    公开(公告)日:2021-12-07

    申请号:CN202110615817.X

    申请日:2021-06-02

    Abstract: 本公开涉及电路、相应系统、车辆和操作方法。例如,一种实施例驱动器电路包括:电源引脚,被配置为接收电源电压;以及控制引脚集合,被配置为提供控制信号集合,用于控制H桥电路的开关集合的开关,H桥电路包括一对高侧开关和一对低侧开关。驱动器电路包括:控制电路装置,耦合至控制引脚并被配置为生成控制信号;以及感测电路装置,耦合至电源引脚并被配置为生成指示电源电压超过阈值的检测信号。控制电路装置对检测信号敏感,并且被配置为生成控制信号以激活一对高侧开关和一对低侧开关中的一对并且解除激活一对高侧开关和一对低侧开关中的另一对。

    处理系统、相关集成电路、设备和方法

    公开(公告)号:CN115129511B

    公开(公告)日:2025-03-21

    申请号:CN202210307487.2

    申请日:2022-03-25

    Abstract: 本公开的各实施例涉及处理系统、相关集成电路、设备和方法。一种硬件配置电路对经编码的生命周期数据进行读取和解码,并且将经解码的生命周期数据提供给硬件电路。复位电路监测经由复位端子接收的外部复位信号,并且响应于确定外部复位信号而具有第一逻辑电平,执行复位、配置和等待阶段。复位电路等待直至外部复位信号具有第二逻辑电平。通信接口在等待阶段期间被激活,并且被配置为接收请求。当请求包括给定参考密码并且复位电路处于等待阶段时,硬件验证电路生成生命周期提前请求信号。当生命周期提前请求信号被设置时,写入电路写入被存储在非易失性存储器中的经编码的生命周期数据的位,从而使生命周期提前到给定预定生命周期阶段。

    有排队串行外围接口的处理系统、集成电路、设备和方法

    公开(公告)号:CN113448902B

    公开(公告)日:2025-02-21

    申请号:CN202110311738.X

    申请日:2021-03-24

    Abstract: 本公开的实施例涉及有排队串行外围接口的处理系统、集成电路、设备和方法。实施例处理系统包括排队SPI电路,其包括硬件SPI通信接口、仲裁器和多个接口电路。每个接口电路包括传送FIFO存储器、接收FIFO存储器和接口控制电路。接口控制电路被配置为接收第一数据分组并且将其存储到传送FIFO存储器。接口控制电路从传送FIFO存储器顺序读取第一数据分组,提取至少一个传送数据字,并且将提取的字提供给仲裁器。接口控制电路从仲裁器接收接收数据字,并且将包括接收到的接收数据字的第二数据分组存储到接收FIFO存储器。接口控制电路从接收FIFO存储器顺序读取第二数据分组,并且将其传送到数字处理电路。

    处理系统、相关集成电路、设备和方法

    公开(公告)号:CN118784392A

    公开(公告)日:2024-10-15

    申请号:CN202410748010.7

    申请日:2021-12-09

    Abstract: 本公开的实施例涉及处理系统、相关集成电路、设备和方法。一种设备,其具有多个CAN XL通信系统、总线和开关电路。总线具有传输节点和接收节点,并且从每个CAN XL通信系统接收对应的第二传输信号,并且驱动传输节点处的逻辑电平以作为第二传输信号的逻辑电平的函数,并且向每个CAN XL通信系统提供具有逻辑电平对应的第二接收信号,该逻辑电平被确定为接收节点处的逻辑电平的函数。开关电路支持多种模式。在第一模式下,开关电路被配置为将CAN XL通信系统的NRZ编码传输信号作为第二传输信号提供给总线系统,并且将从总线接收到的对应第二接收信号提供给CAN XL通信系统的CAN XL协议控制器。

Patent Agency Ranking